如图，P0口的上拉电阻接9伏电压，有如下疑问：
1.P0口高电平输出时为何是9伏电压?
2.datasheet中说"为了避免上电时的”latch-up”效应任意管脚Vpp 除外上的电压任何时候都不能高于Vcc+0.5V 低于Vss-0.5V",也包括P0口?
3.如果想达到+5V到+9V电平转换,怎样实现呢？
共5条
1/1 1 跳转至页
请教，8051 P0口上拉电阻接9伏电压的问题。
2楼
我来说说自己的看法，P0结构如图
当作为IO口时，V1关断，输出为开路漏极，P0口输出高电平时，V2也关断，所以电平就取决于P0的上拉电平。
当然用高于Vcc的电压上拉是不适合的，因此还是需要外部做电平转换的。
电平转换可以用MOS管(或FET)来搭建，可以加二极管钳位保护
共5条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
