EEPW论坛

电路常识性概念——上拉电阻、下拉电阻／拉电流

一、上拉电阻

1、  当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5v)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、  0C 门电路必须加上拉电阻，才能使用。

3、  为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、  在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻，降低输入阻抗，提供泄荷通路。同时管脚悬空就比较容易接受外界的电磁干扰（MOS器件为高输入阻抗，极容易引入外界干扰）。

5、  芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、  提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

7、  长线传输中电阻下匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

二、上拉电阻阻值的选择原则包括

1、  从节约功耗及芯片的灌电流能力考虑应当足够大：电阻大，电流小。

2、  从确保足够的驱动电流考虑应当足够小：电阻小，电流大

3、  对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点，通常在1K到10K之间选取。对下拉电阻也有类似道理。

三、对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：

1、  驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。

2、  下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

3、  高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

4、  频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

四、下拉电阻的设定的原则和上拉电阻是一样的

0C门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设愉入端每端口不大于100uA ，设输出口驱动电流约500uA ，标准工作电压是5v，输入口的高低电平门限为0 .8v（低于此值为低电平）。2V（高电平门限值）。

选上拉电阻时：

500uAx8.4K ＝4.2即选大于8.4k时输出端能下拉至0.8v 以下，此为最小阻值，再小就拉不下来了。如果愉出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。

当愉出高电平时，忽略管子的漏电流，两输入口需200uA, 200uA x15K = 3v 即上拉电阻压降为3v ，输出口可达到2v , 此阻值为最大阻值，再大就拉不到2v 了。选10K 可用。CMOS门的可参考74HC系列。

设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：榆出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）。

来源于网络