EEPW论坛

16-Bit 定时器数据表 Timer16 V 2.6特性与概述：

特性与概述
  16-bit 通用定时器使用两个 PSoC 模块
  源时钟频率高达 48 MHz
  在计数周期完成后自动重新加载周期参数
  时钟捕获速率高达 24 MHz
  终端计数输出脉冲可用作其他模拟和数字功能的输入时钟
  中断选项包括：基于终端计数、捕获（部分器件中可用）或当计数器达到某预定值时触发中断
      16-bit 定时器用户模块提供了具有可编程周期和捕获功能的递减计数器。 可从任何系统时基或外部源选
择时钟和使能信号。 一旦启动，定时器便持续运行，并从周期寄存器重新加载其内部值，直至达到终端计
数。 在终端计数之后的时钟周期中，输出将为高电平。 事件能够通过置位边沿敏感捕获输入信号，来捕获
当前定时器计数值。 在每个时钟周期中，定时器都会将计数与比较寄存器的值进行对比测试，测试两数为
“ 小于”(Less Than) 还是“ 小于或等于”(Less Than or Equal To) 关系。 可以基于终端计数或比较
信号生成中断。 部分器件系列提供了两个附加功能。 即中断选项包括“ 捕获中断方式”(interrupt on
capture)，以及可将比较信号路由到行总线上。 如果您选择的器件上提供了这些选项，则它们会显示在器
件编辑器中。

如需此文件，请访问：16-Bit 定时器数据表.pdf。