EEPW论坛

24-Bit 计数器数据手册 Counter24 V 2.5功能和概述：

功能和概述
  24-bit 通用计数器占用三个 PSoC 模块
  源时钟频率高达 48 MHz
  计数结束后自动加载计数周期值
  可编程脉宽输出
  输入使能/ 禁止计数器连续计数
  比较输出或终端计数中断触发方式
      24-bit 计数器用户模块提供了一个递减计数器，并配有可编程周期和脉冲宽度。 计数器可从任何系统基准
时钟或外部信号源选择时钟和使能信号。 一旦启动，计数器便持续运行，并从周期寄存器重新加载其内部
值，直至达到终端计数。 在每个时钟周期中，计数器都会将当前计数值与比较寄存器中存储的值进行比
较。 每个时钟周期，计数器都会将计数值与比较寄存器中的值进行比较测试，测试两数为“ 小于” 还是
“ 小于或等于” 关系。 比较器输出所提供的逻辑电平可路由至引脚或其他用户模块。 在大多数 PSoC 器
件中终端计数信号（TC） 也可以像这样路由出去。 如果您的器件有此功能，则会显示在器件编辑器中。
当计数器计数结束或比较器（主要）输出激活时，可设置触发中断。

如需此文件，请访问：24-Bit 计数器数据手册.pdf。