OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » 想问一下VHDL和Verilog着两种语言是先学一种还是两者都学?

共2条 1/1 1 跳转至

想问一下VHDL和Verilog着两种语言是先学一种还是两者都学?

菜鸟
2014-03-26 14:49:53    评分
想问一下VHDL和Verilog着两种语言是先学一种还是两者都学?

高工
2014-03-26 15:19:03    评分
2楼
先精通一种,根据需要在学习另一种,两者都是相通的,学好一种,再学另一种也就很快了

共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]