2019物联网开发者大会 12.06 北京北辰洲际酒店→ 报名参会 ←
电子产品世界 » 论坛首页 » 综合技术 » 基础知识 » 高性能锁相环PE3293及其应用

共1条 1/1 1 跳转至

高性能锁相环PE3293及其应用

高工
2014-06-12 10:37:46    评分

摘要:在无线通信中,降低频率合成器的相位噪声和抑制其相应的寄生输出,一直是设计者追求的目标。PE3293是Peregrine公司生产的高性能1.8GHz/550MHz双模整数分频集成锁相环电路,它具有超低的寄生输出。文中介绍了PE3293的特点功能和组成原理,给出了PE3293在频率综合器设计中的应用电路。

关键词:频率合成器;相位噪声;寄生输出;PLL;PE32931 引言同时频率切换时间和寄生输出的抑制对系统也很重要。频率合成器作为一种高质量的信号源,与电子系统的性能有很大关系。在通信系统中,使用高稳定的信号源,可以充分利用频率资源。实际上,在电子对抗、导航等电子系统中,高指标的信号源会给系统带来良好的性价比,从而为系统设计师提供可靠的技术保障。2 PE3293的特点功能
表1 PE3293(以20脚TSSOP封装为例)的引脚定义

序 号名 称类 型功 能 描 述
1N/C 不连接
2VDD 电源,2.7~3.3V,需用一个电容就近旁路接地
3CP1输出PLL1内部的脉冲成形输出,用作外部VCO的输入驱动
4GND 地端
5fin1输入从PLL1(RR)VCO来的预分频器输入,最大频率为1.8GHz
6Dec1 PLL1的电源去耦端,有必要用一个电容就近接地
7VDD1 PLL1预分频器的电源,一般经3.3kΩ的电阻连到VDD
8fr输入参考频率输入
9GND 地端
10f0LD输出复用器输出,包括PLL1和PLL2主计数器或参考计数器输出/时钟检测信号,以及移位寄存器移出数据
11Clock输入CMOS时钟输入,在时钟信号的上升沿,各种计数器的串行数据将送入21bit的移位寄存器
12Data输入二进制串行数据输入,为CMOS输入数据,MSB先,2bit的LSB为控制比特
13LE输入负载使能CMOS入,当LE为高时,21bit的串行移位移位寄存器中的数据字将被送入相应的四个锁存器之一中(由控制比特决定)
14VDD2输出PLL1预分频器的电源,使用时经3.3kΩ的电阻连到VDD0
15Dec2输出PLL1的电源去耦端,有必要用一个电容就近接地
16fin2输入从PLL1(IF)VCO来的预分频器输入,最大频率为500MHz
17GND 地端
18CP2输出PLL1内部的脉冲成形输出,用作外部VCO的输入驱动
19VDD 2.7~3.3V电源,需经一个电容就近接地
20VDD 电源,2.7~3.3V,需经一个电容就近接地

3 PE3293的组成原理
PLL1(RF)的VCO频率fin1的大小与fr的值有关,它们之间的关系如下:
图4

4 PE3293的典型应用电路
数据输入端Data输入的数据在时钟输入Clock 的上升沿逐次移入21bit的移位寄存器且MSB(M16)在先,因此,当LE为高时,数据送入由图4所示的最后2位地址位所决定的21bit移位寄存器的相应地址中。比如,当程序对计数器A1进行控制 时,送入寄存器的最后两比特(S0, S1)应为(1,1),计数器A1中的5比特位可以按表2设置。因此,在正常情况下,即使不用PLL2?IF?? S16也应设为0。应注意的是,PE3293的工作模式、鉴相器极性和功率控制均可以由C10~C14和C20~C24来控制。

表2 PE3293的计数器设计表

分频比MSB   LSB地址位
 S11S10S9S8S7S1S0
 A14A13A12A11A1011
00000011
10000111
20001011
------11
311111111


5 结语



关键词: 锁相环    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]