秋招是每个毕业生都要经历的事情,我也不例外在今年参加了秋招这项活动中。
今年秋招的感觉就是提前批开始的很早,也可能是每年都这么早吧。
我本科和硕士都就读于吉林大学,本科专业是信息工程,侧重于信号处理,硕士阶段就跟着导师做嵌入式设计和通信研究,目前已经参与了4项科研项目,其中自己独立负责了2项,以及在疫情阶段和朋友做了两套物联网平台。所以找工作时投递的是和硬件相关的研发岗位。
投递了华为数通部门的逻辑岗位,联发科技的嵌入式岗位,小米的基带工程师岗位,以及北京理工大学前沿技术研究院(济南)的科研人员岗位。
01 华为
在研二的时候开始自己学习FPGA,也比较想进华为去锻炼一下能力,在8月初就开始准备逻辑部门的相关知识。平常刷相关题目和手撕相关代码。
不过很遗憾,在9月10日参加了机考后,联系HR,HR说机考差几分。机考的内容侧重于FPGA的基础知识,一些常用的跨时钟域解决方案还有一些和C语言相关的知识。
02 联发科
联发科的提前批,这个投递的比较早,在参加了机考后在8月11日参加了联发科的一面。在一面环节有两名年轻的面试官,在自我介绍后就开始问我项目问题。
Q1:你在这个“机床改造项目”中遇到了什么问题?
答:控制的电机路数多,硬件定时器不能满足数目需求,就用了软件定时器来解决。
Q2:软件定时器如何实现的?
答:通过链表实现的。
Q3:链表的优势?什么类型的链表?
答:链表的优势就是逻辑上连续,可以在存储的时候不连续。链表的类型这个问题让我有点懵,然后在是“单链表”“双链表”的提示下说出了“单链表”。
一面过后在8月13日参加了联发科的二面,同样也是两名面试官,只不过年龄比较大,在自我介绍后,面试官让我对项目进行介绍。我就讲述了“智慧农业物联网平台”进行了介绍,介绍完毕后,面试官就展开了提问。
Q1:数据传输时经过了几个传输中枢?
答:1个,我以我现有的知识来看,一个就够了,采集后直接通过网口将数据传入互联网,这样能够节省成本和传输效率。
Q2:从简历上看,你做的项目偏向于硬件,为什么申请嵌入式软件岗位?
答:我的项目在硬件和软件都有涉及,有些项目是我从电路设计,PCB设计以及嵌入式程序调试一整套全下来,所以我觉得我也能胜任嵌入式程序这个岗位。
问题问完就开始聊一些家庭情况之类的话题。
8月23日主管面,主管很和蔼,年轻。介绍项目结束后,就是开始问问题了,主管考察的就是性格,抗压能力,以及是否具有团队合作能力。
Q1:你的项目好像就只涉及数据采集以及传输的简单功能?
答:是的,如果单从功能来看,它难度不大。不过我觉得它对我最大的作用就是从实验室到工程的一个转变,也是我作为负责人从方案设计,具体实施,以及在实施过程中根据实际情况改善产品的设计。这是很多学生没有的机会。虽然简单,但是意义重大。
Q2:日常coding的时间?
答:这个分阶段,如果处在项目攻关阶段就会每天都coding。
Q3:日常有什么爱好?
答:读研以来就比较忙碌,每天8点起床去实验室,晚上10点离开实验室,到住所再学习一段时间。慢慢地爱好也没了,也就累的时候看看电影。
主管面试结束后,过几天就收到了联发科的“芯动之旅”的邀请,送了一个乐高积木,包装挺好看的,如下图所示(日常凌乱的桌面)。“芯动之旅”结束后又送了一个充电宝。很nice。然后过一点时间HR就给打电话说谈薪资,给了sp。挺不错。
图 芯动之旅礼包
03 小米
小米这个单位在很久之前就投递了,我以为已经在测评环节挂了。没想到在9月27号的时候给我联系说是否参加面试。
在9月28日晚上参加了面试。面试官很像任正非,开始先让我看了工牌(这点让我感觉很好,对面试者表示了很大的尊重)。然后就开始问问题,问的问题超级棒,这是我理想中的面试,虽然我回答得不好,内容学科覆盖模电,数电,数字信号处理,通信原理,信号与系统,以及高数等多个学科。最后又聊了项目,前后持续了1个半小时,虽然邮件说的只有半个小时。
Q1:你的哪个学科学习得比较好?
答:模电。
Q2:考试了多少分?
答:93分。
Q3:你讲解下MOS管,画出N沟道增强型MOS管的原理图。
这个问题答得不好,不过画出来了。
Q4:你从数学,物理,工程角度来解释下傅里叶变化公式?
答:数学上是用把信号用另一种形式表示出来;物理上就是对信号进行子波展开;工程上可以辅助进行分析,比如通信带宽分析、滤波器设计等。
Q5:一组信号包含100K、100.3K、101K的信号,一个设备中心频率是1KHz,是否能把信号分辨出来?
这个问题真心不会。最后老师解释说从频谱分辨率的角度去考虑。
Q6:解释下增益带宽积?
答:增益带宽积是增益和放大的频率宽度中心频率的乘积,在使用的时候要预留50%的余量。
Q7:运放的几个重要参数?
答:温漂,放大倍数,增益带宽积。(只能想到这么多了,面试官也没说什么)
Q8:运放深度负反馈的条件?
答:这个问题也没回想起来答案
Q9:你高数怎么样?解释下泰勒展开的意义?
答:也还行,泰勒展开的意义可以求导。(印象中求导开始就是讲解的泰勒展开)
Q10:通信系统的考究的几个指标?
答:信噪比,误码率,传输速率。
Q11:你参加过哪些竞赛?
答:电子设计大赛,美国数学建模大赛。
Q12:通信中误码率常用的是多少,是10-6还是10-7?QPSK达到这个误码率需要多大的信噪比?
答:10-6 达到这个信噪比需要13db。
追问:不对,这个信噪比太大了,你的仿真肯定出了问题,你好好看看?
答:我仿真结果上显示就是13db,我采用的是高斯信道。
(面试官说这个13db工程上对QPSK不容易实现。这个答案我还没有具体查询)
Q13:你用FPGA做过什么?
答:一些常用的协议进行仿真,一些跨时钟域的解决方案,例如从快时钟到慢时钟可以采用“脉冲展宽”,从慢时钟到快时钟用“打2拍”。
Q14:解释一下什么是“亚稳态”,“亚稳态”如何产生的?
答:亚稳态是因为触发器无法在某个规定的时间段内达到一个稳定的状态,如果在亚稳态采样,就得到错误的数据,这个数据持续多长时间无法确定。产生的原因是FPGA信号在经过触发器MOS管后造成脉冲跳变有个斜坡。
(这个回答其实是不对的,真正的原因是触发器的TSU和TH不满足)
Q15:解释一下为什么“打两拍”能解决“亚稳态”?
答:打两拍就是利用两个reg来缓存信号,这样在电路中映射成了两级触发器,这样能够降低“亚稳态”发生的概率。
Q16:你能解释下为什么汽车轮子在看的时候会越转越快?有的时候车速很快的时候看起来转的很慢?
这个问题我没答出来,面试官提示人眼的帧率在24帧。然后我从采样的角度来进行回答了一下。
Q17:你能对这个问题进行一下数学推导码?
答:这个真不会。
小米的面试官大约就是问了这么多问题,问的问题其实很基础。不过我的准备不好,就造成了比较尴尬的局面。
问完后小米的面试官就说他们部门是做TV的,主要有四个部分:“射频”,“基带”,“结构”,“PCB板”,工作地点在小米科技园,日常会发“衣服”,以及一些其他补助之类的。然后问我是不是受的打击太大。我说有点打击,也是自己基础不牢的事实,没关系,再把基础补一补能更好的学习。面试官说:“对,做项目更重要的是基础,很多东西有的时候也需要进行计算评估一下,不能说这个便宜就用这个。这不行,小米主打的就是性价比,质量要求极高,产品不能出现问题。基础不牢,地动山摇,基础不牢固,以后怎么找工作。祝你好运。”
面试完后即陷入了抑郁的状态,第二天早上收到了让对面试评价的邮件。就写了“面试官问的问题很基础,一场让我学习到很多的面试。”然后中午就收到了面试官发的****。说面试抗住了压力,表现还可以。我觉得应该是进入“备选池”了。
后续:小米的应该进入池子了,面试官在说抗住了压力测试后,又主动联系我是否对TV部门感兴趣。然后让我好好复习电路原理,模电数电这些专业知识。
04 北京理工大学前沿技术研究院
这个是济南市政府和北京理工大学成立的事业单位,来学校招聘时就投递了。然后在9月29号就接到了电话面试。应该是3名面试官,首先问我能不能接受工作地点,离家不是特别远,可以接受。然后说我简历上看着软件硬件都可以,喜欢做哪个方面。说硬件后就开始让硬件部门的问我技术问题。
Q1:在硬件上做了哪些工作?
答:我大三的时候给兼职的工厂做电控,把他们的主控板做小,然后加了整流桥,这样能够在电源输入端不区分正负极。研究生阶段设计了包含蓝牙的四层板,不过因为没有把天线下的GND层给挖空造成传输距离大打折扣。设计的“智慧农业平台”的采集和控制端的电路除了对电源输入端增加保护外,还考虑到湿度大就对电路板进行了三防漆喷涂,来保证电路的安全性。还设计了lvds转mipi转换的6层板电路。
Q2:原来你是校招啊,我看你简历项目这么多以为是社招呢。那你说下三极管的ic和ib之间电流的关系?
答:ic=βib
Q3:你对MOS管怎么看?
答:MOS管开关性能比较好,常用在驱动板设计中,利用H桥来对电机进行驱动,也在开关电源中比较常见。
Q4:举个例子来说明你的学习能力?
答:以前学习FPGA不太会用,经过7月份的学习掌握了一些基本的理论知识,比如跨时钟域的数据解决方案,IIC协议和SPI协议以及串口协议,自己看着协议时序图能写出module。
问题问完之后就说技术面试完毕,我问了一些关于“待遇”,是否有编制,以及是否能在北理在职读博的后继发展,有没有大牛带等问题。
从他们的回答也基本得出项目课题上是跟着北理院士团队走,在职读博不确定,待遇等如果后面别录取人力会联系我。我估计编制是没有的。
未完待续
秋招面试经历就先分享到这里。本文收笔后,我又接到了几家公司的面试邀请,同样会整理分享出来,敬请关注我的下一篇文章。