【解析新特性】300W单路输出工业电源>>
电子产品世界 » 论坛首页 » 嵌入式开发 » MCU » MIPS64TM 体系结构(老站转)

共1条 1/1 1 跳转至

MIPS64TM 体系结构(老站转)

菜鸟
2002-05-28 01:34:00    评分
henryhb 助理工程师 来自: 发表总数:9   查看   短消息   电子邮件   引用   回复   --------------------------------------------------------------------------------   MIPS64TM 体系结构为64位嵌入式微处理器提出了一个新的性能标准,它是MIPS技术公司的下一代高性能微处理器的基础,并且向下兼容MIPS32TM 32位微处理器。由于MIPS?体系具有强大的指令体系、可以从32位升级到64位、众多的软件开发工具以及广泛的MIPS技术许可的支持,因此MIPS体系已经成为最重要的嵌入式微处理器。MIPS64TM体系是MIPSⅠTM和MIPS ⅡTM指令体系(ISAs)的扩展,并且新增加了针对嵌入式系统的一些功能强大的指令,同时也支持以前只有在64位R4000?和R5000?系列处理器才具有的存储器管理(Memory Management)和优先模式控制机制(Privileged Mode Control mechanisms)。通过功能强的新特性、标准的优先模式指令以及全面支持过去的指令体系(ISAs),MIPS64TM体系对于以64位MIPS?处理器为基础的开发提供了一个强有力的支持。 MIPS64TM体系是基于固定长度和规则编码的指令体系,并且运用了Load/Store 数据模式。MIPS64TM体系是流水线型的,支持高级语言的优化执行;算术和逻辑操作采用3操作数格式,允许编译器优化复杂的公式表达式;系统内部含有32个通用寄存器,使得编译器通过在这些寄存器中存取那些需要频繁存器的数据,以实现对代码的进一步优化。 灵活的高性能Cache和存储器管理体制增强了MIPS体系的性能,而MIPS64TM体系通过对Cache 的灵活定义进一步扩展了这一优势。MIPS64TM体系的Data Cache 和Instruction Cache 可以从256Bytes~4Mbytes之间定义,Data Cache 可以运用write-back 或write-through 方式;存储器管理机制可以运用TLB(Translation Look-aside Buffer) 或BAT(Block Address Translation)方式。TLB方式的运用使得MIPS64TM满足了Windows CE存储器管理的要求。 附加的数据流和预操作对于嵌入式市场日益增加计算需求提供支持。标准化的条件数据传送和数据预取指令,能够在通讯和多媒体应用领域中,提高系统级的数据吞吐量;定点DSP指令进一步增强了系统的多媒体处理能力,这些指令包括:Multiply(MUL),Multiply and Add(MADD),Multiply and Subtract (MSUB),以及“Count leading 0s/1s”等以前一些64位MIPS?处理器具有的指令,这些指令极大的提高了系统处理诸如音频、视频以及多媒体数据流的性能,而又不必向系统增加DSP硬件。 功能强大的64位浮点寄存器和执行单元加速了一些DSP算法和实时图形计算操作的处理速度;Paired-Single指令将两个32位浮点操作数合成为一个64位寄存器,从而允许单指令多数据(SIMD)操作,这比传统的32位浮点操作单元的执行速度提高了一倍。浮点数操作可以选择用软件模拟。 当处理64位数据时MIPS64TM体系可以工作与64位或者32位地址模式,这样无需额外存储器的64位地址也可以获得64位数据的益处。为了方便的从32位系列内核的移植,MIPS64TM体系提供了与32位内核的兼容模式,在这种模式下所有的寄存器和地址都是32位的,所有的MIPS32TM体系的32位指令都可以正确运行。   MIPS64TM体系特性 具备R4000?和R5000? TLB 及优先模式扩展的64位MIPS? RISC 处理器指令系列 完全兼容MIPS IVTM和MIPS VTM 的指令系列(ISA)。 标准化的DSP处理:Multiply(MUL),Multiply and Add(MADD),Multiply and Subtract (MSUB),以及“Count leading 0s/1s” 优先Cache load/control操作 专门为嵌入式系统优化的双地址模式 32位地址和64位数据模式(保持MIPS32TM的地址模式) 完全64位地址和数据模式(与MIPS IVTM和MIPS VTM兼容) 与MIPS32TM32位体系兼容 稳定的Load/Store RISC指令系列,绝大部分具有3操作数格式(3 Register,2 Register + immediate),Branch/jump options;以及delay jump 指令。 32个64位通用寄存器(GPRs) 2个Multiply/divide 寄存器(HI 和 LO) 可选择的浮点数支持 32个双精度64位浮点数寄存器(FPRs) 浮动小数点状态编码寄存器 可选择的双单精度负电指令执行(SIMD) 可编程的存储器管理单元(MMU): TLB 或者BAT地址翻译机制 可编程的页尺寸大小 可选择的Cache: 指令和数据Cache 选择 数据Cache 工作方式选择:Write-back 或Write-through 方式 支持虚拟或者物理地址 支持不受干扰的EJTAG调试模式 MIPS64TM内核的应用   MIPS64TM 体系兼容64-bit MIPS?处理器,特别适用于对处理器性能和集成度要求特别高的系统或者片上系统的应用。 便携式计算系统:包含Windows CE应用的掌上电脑和手持电脑等等 网络管理:路由器;交换器;xDSL系统 数字消费设备:游戏平台;机顶盒 办公自动化设备:打印机;复印机;扫描仪;多功能外设 其他领域: 工业自动控制;自动化系统;导航系统(GPS);图形系统;专用终端(ATM;POS,e-Cash)



关键词: MIPS64TM     体系结构     老站转     64位     32位    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]