网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 请教Xilinx大虾.急!

共1条 1/1 1 跳转至页

请教Xilinx大虾.急!

yongzhe
菜鸟
2005-08-25 21:39:40     打赏
偶在用9500系列作一个数据接口的设计.被几个问题高定乐. : 1.implement时告诉我 PRLD have no driven. 建议我仿真时自己加. : 可是,PRLD是什么意思? 而且在失序仿真时,我根本没法改变PRLD. : 2. timing simulation 时数据线上的??代表什么意思. : 3. 还有最要命的,IO pad IO buffer 总是高不定. : 偶在数据线inbuf前加了个bufe选铜, obuf前加了个bufe选铜, : obuf的输出总是不对的说. : 烦死偶了,老板整天座在跟前.
回复
收藏
0



关键词： 请教     Xilinx     大虾    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]