网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  O

全部| 精华| 求助| 下载
共1431条 3/36 ‹ 1 2 3 4 5 6 › ›| 跳转至页
高覆盖率的Verilog代码的编写技巧
Dummer3|浏览：436|回复：1| 卢风 2022-06-16 23:02:53
了解ZynqSoC的私有看门狗定时器
卢风|浏览：432|回复：0| 卢风 2022-05-17 22:25:01
五个ARM处理器核心verilog/VHDL源代码 【FPGA/CPLD】
victorzhang|浏览：20734|回复：32| dl265361 2022-05-16 22:26:31
使用RTstudio创建的基于STM32L496VET6程序异常hardfault的原因？
fanxiaoxi|浏览：757|回复：2| emmnn 2022-03-29 22:52:41
Verilog发展历史
睡梦中的雄师|浏览：861|回复：3| 同煮山川 2022-03-17 23:33:53
如何为卫星应用选择合适的LDO
船长demons|浏览：403|回复：1| 同煮山川 2022-03-17 23:32:57
Crazy Bingo（特权小弟）的心血之作---《从零开始走进FPGA世界》，原来FPGA可以这么强大 【FPGA/CPLD】
zhuwei0710|浏览：165938|回复：838| nelsonzhang 2022-03-15 09:44:39
USB2.0接口verilog源代 【FPGA/CPLD】
halibote523|浏览：35256|回复：171| 北山独狼 2022-03-04 09:21:10
multiboot什么意思？MultiBoot的功能简介、流程介绍
Dummer3|浏览：1346|回复：6| 南望 2022-01-09 23:41:04
Vivado中XDC文件的约束顺序
同煮山川|浏览：1014|回复：5| 南望 2022-01-09 23:40:49
铁电存储器常见问题解决方案 【FPGA/CPLD】
英尚微电子|浏览：1071|回复：4| 南望 2022-01-09 23:40:43
Modelsim10.1c 在windows 7 64位系统下正常使用 【FPGA/CPLD】
shun333|浏览：33435|回复：91| ken128 2022-01-09 14:57:57
基于python的用于构建仿真及测试用例的lib库cocotb
同煮山川|浏览：783|回复：7| 船长demons 2021-12-19 23:52:34
FPGA设计中，Vivado调用IP核详细操作步骤 【FPGA/CPLD】
叁芯智能科技|浏览：845|回复：7| 13317725999 2021-12-17 09:35:34
EFEC7 IP核(EFEC7 IP Core) 【FPGA/CPLD】
bobgeng|浏览：1913|回复：1| ironwang 2021-12-01 09:20:51
放一些我 iCore2 ARM / FPGA 双核心板的资料,独家资料 高清大图 【FPGA/CPLD】
小江湖|浏览：4602|回复：17| 15817260414 2021-11-03 15:39:28
vavido有没有测试版本 【FPGA/CPLD】
pengshao|浏览：501|回复：3| zxw1126 2021-10-27 20:05:11
芯片开发语言为什么要用Chisel和Verilog
卢风|浏览：1083|回复：13| zwei9 2021-10-18 01:16:46
zynq7020vivado时序不满足，但不知道怎么约束能够解决时序问题。 【FPGA/CPLD】
alsowang|浏览：837|回复：0| alsowang 2021-08-03 15:59:57
自适应计算如何化解AI产品化难题
无厘头|浏览：2040|回复：0| 无厘头 2021-06-15 17:49:40
Vivado设计流程分析VivadoHLS实现OpenCV的开发流程
无厘头|浏览：700|回复：0| 无厘头 2021-06-15 17:47:56
NiosSoC系统中的BCH编解码IP核的设计
南望|浏览：561|回复：0| 南望 2021-06-09 23:52:37
FPGA实现mpu6050传感器读取 【FPGA/CPLD】
南盗|浏览：13727|回复：23| 2021EEPW00 2021-05-26 12:53:12
Vivado设计流程分析VivadoHLS实现OpenCV的开发流程
无厘头|浏览：562|回复：2| jobs 2021-05-13 09:34:54
开源 zynq EBAZ4205矿卡 vivado U-boot kernel debian 源代码
bajuntu|浏览：7045|回复：9| basketj 2021-04-07 11:28:22
赛灵思自曝八大秘笈(8)：Vivado HLS中Floating-Point（浮点）设计编码风格与技巧 【FPGA/CPLD】
wangying|浏览：3935|回复：6| serfei 2021-03-26 14:32:57
VerilogHDL的基础知识.pdf 【FPGA/CPLD】
zxopenljx|浏览：898|回复：1| 船长demons 2021-02-27 23:43:08
DSP入门学习笔记2——从流水灯到GPIO 【DSP系统】
南盗|浏览：7544|回复：1| zxopenljx 2021-02-26 16:54:21
veilog入门1.pdf 【FPGA/CPLD】
zxopenljx|浏览：557|回复：1| chenybnb 2021-02-24 23:18:34
基于verilog-A的模拟电路行为模型及仿真.pdf 【FPGA/CPLD】
zxopenljx|浏览：3017|回复：0| zxopenljx 2021-01-24 16:38:02
寄存器结构体的详细解析.doc 【FPGA/CPLD】
zxopenljx|浏览：561|回复：0| zxopenljx 2021-01-18 16:34:54
[精华] HLS优化设计中pipeline以及unroll指令：细粒度并行优化的完美循环
同煮山川|浏览：1425|回复：1| 风的印记 2021-01-14 23:45:30
基于CycloneIIFPGA开发平台实现语音识别算法程序的设计
Dummer3|浏览：501|回复：0| Dummer3 2021-01-14 00:02:34
基于ActelSmartFusion智能混合信号FPGA的的全新MMC管理解决方案
同煮山川|浏览：407|回复：0| 同煮山川 2021-01-12 23:52:38
基于EP2c35FPGA和NiosII软核实现视频监控系统的设计
无厘头|浏览：511|回复：0| 无厘头 2021-01-11 23:59:03
SoC设计中的IP软核与硬核的对比及方案选择
清歌孤我|浏览：515|回复：1| aa699bb4 2021-01-11 02:23:45
基于FPGA卡拉ok系统内部音频算法系统
清歌孤我|浏览：515|回复：0| 清歌孤我 2021-01-10 23:13:13
基于VerilogHDL的电梯系统设计.pdf 【FPGA/CPLD】
zxopenljx|浏览：773|回复：0| zxopenljx 2021-01-10 22:19:06
移动操作SoC接口IP组件设计.pdf 【FPGA/CPLD】
zxopenljx|浏览：708|回复：2| 清歌孤我 2021-01-10 21:10:47
Vivado每个子步骤在综合之后要分析什么呢？
卢风|浏览：479|回复：0| 卢风 2021-01-08 23:50:09
全部|精华
共1431条 3/36 ‹ 1 2 3 4 5 6 › ›| 跳转至页