EEPW论坛

XilinxFPGA提供DDR4内存接口解决方案 【FPGA/CPLD】

分享一款支持XilinxKintex-7FPGA开发板接口的32位DDR4SDRAM 【FPGA/CPLD】

支持XilinxFPGA中的32位DDR4SDRAM 【FPGA/CPLD】

请问Xilinx SDK中与FPGA连接后 Terminal Settings 中，Port 应该是什么啊？ 【FPGA/CPLD】

以xilinx xc4vsx55为例管脚分配时需注意事项 【FPGA/CPLD】

成为XilinxFPGA设计专家(基础篇) 【FPGA/CPLD】

FPGA设计高级技巧Xilinx篇 【FPGA/CPLD】

[分享]xilinxSDK开发zynq遇到Noruletomaketarget的解决办法

[精华] XilinxSERDES调试方法

Xilinx的参考设计资源

这种情况下，DSP和FPGA的时钟信号如何产生呢？ 【FPGA/CPLD】

\xilinx ise fpga cpld设计指南 387页 85.3M 清晰书签版 【FPGA/CPLD】

XILINX Ultrascale+开发板 AXU3CG正式发布

中文文章：怎样写testbench（xilinx的） 【FPGA/CPLD】

FPGA－全网公开课－第02期录播－算法的verilog实现-fir滤波器 【FPGA/CPLD】

在FPGA设计中使用Xilinx的MicroBlaze 【FPGA/CPLD】

赛灵思秘笈大放送(1) 7系列GTX 40G10G动态切换流程 【FPGA/CPLD】

如何看懂别人的代码（上） 【FPGA/CPLD】

寻找xilinx Kintex7系列 IBIS-AMI模型 【FPGA/CPLD】

FPGA模块划分技巧 【FPGA/CPLD】

明德扬FPGA设计技巧--gVim模板设计分享2 【FPGA/CPLD】

Xilinx ISE11.1 license破解 【FPGA/CPLD】

Xilinx SelectIO资源的使用总结 【FPGA/CPLD】

xilinx CLB资源详解--slice、分布式RAM和Block ram 【FPGA/CPLD】

关于如何实现在Xilink ZYNQ上将FPGA的IO等资源配置到ARM上 【FPGA/CPLD】

Xilinx SDK使用教程 【FPGA/CPLD】

Xilinx和IBM采用最新PCI Express标准 【FPGA/CPLD】

Xilinx的socket CAN驱动介绍 【FPGA/CPLD】

开源的FPGA设计方案：基于Xilinx Kintex-7的Xenie FPGA模块 【FPGA/CPLD】

赛灵思自曝八大秘笈(3)：7系列FPGA的复位设计 【FPGA/CPLD】

赛灵思自曝八大秘笈(2): 用V7GTH的自驱动​能力简化评估链路性能 【FPGA/CPLD】

分频技术 基于Xilinx+FPGA的时钟管理设计与实现 【FPGA/CPLD】

Xilinx SDk的问题？求高手解决 【FPGA/CPLD】

用synplify综合Xilinx的core后为什么在Technology view中看不到相应的模块？ 【FPGA/CPLD】

ISE软件中绑定管脚有几种方式 【FPGA/CPLD】

Xilinx Spartan6 系列产品（FPGA+DSP+ARM） 【DSP系统】

求教大神！xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 【FPGA/CPLD】

xilinx开发有一个读音像iselise的东西吗？ 【FPGA/CPLD】

Xilinx_ISE_Design_Suite_v10_1___CRSiSO 【FPGA/CPLD】

十分钟学会xilinx设计 【FPGA/CPLD】