| 我做的一个基于DSP的系统中，DSP做主处理器，控制着整个系统，包括信号处理，整体调度等；选择了一块Xilinx的FPGA做FIFO UART和系统的逻辑控制和译码。DSP的时钟输入为15MHz,经过内部的PLL倍频为较高频率，FPGA需要25M或一下的时钟输入。 我的问题是：这种情况下，DSP和FPGA的时钟信号如何产生呢？ |
 我要赚赏金打赏帖 |
|
|---|---|
| 设备功耗web监控界面(ESP32C5)被打赏￥28元 | |
| OrangePiZero2W系统被打赏￥33元 | |
| Linux环境下以模拟方式快速实现出入管理功能测试被打赏￥24元 | |
| 树莓派3+Klipper，老3D打印机满血升级被打赏￥33元 | |
| OK1126B-S开发板下串口屏及其应用被打赏￥21元 | |
| 低功耗超声波液位测距仪(ESP32S3)被打赏￥27元 | |
| 在K230DBOX上实现多时段语音提示功能被打赏￥14元 | |
| 使K230DBOX实现相机持续拍照功能被打赏￥12元 | |
| 基于K230DBOX的文本管理器设计被打赏￥14元 | |
| 基于K230DBOX的彩色画板功能实现被打赏￥15元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
