EEPW论坛

[精华] 分享：Nios II软核处理器和Qsys一天培训PPT、实验工程和PDF工程说明(3-2：实验工程) 【FPGA/CPLD】

[精华] 分享：Nios II软核处理器和Qsys一天培训PPT、实验工程和PDF工程说明(3-3：PDF工程说明) 【FPGA/CPLD】

DSP5509 实例视频教程免费下载 【DSP系统】

[经验] 利用Verilog实现奇数倍分频

至芯科技ZX_2开发板原创VGA显示verilog 驱动代码-实验一 【FPGA/CPLD】

dsp--28335的使用fifo的串口中断实验 【DSP系统】

至芯科技ZX_2开发板原创VGA显示verilog 驱动代码-实验三 【FPGA/CPLD】

至芯科技ZX_2开发板原创VGA显示verilog 驱动代码-实验二 【FPGA/CPLD】

FPGA开发经验分享：基于JESD204B的LMK04821芯片项目开发

最近刚写的一个提取数据的程序（经验） 【DSP系统】

[精华] verilog学习五点经验分享

设计与验证-Verilog HDL（分享） 【FPGA/CPLD】

一位资深工程师FPGA设计经验精华，吸收后你也能强大！ 【FPGA/CPLD】

[转]智能音箱不止能听——TIDLPPico技术打造卓越的智能显示体验

[精华] 【ZT】新手学习FPGA的入门之道 【FPGA/CPLD】

基于FPGA的UART串口通信实验

【EG4S20-MINI-DEV 试用体验】之新建工程+使用体验

EG4S20-MINI-DEV 试用体验】之二----ADC资源体验

Verilog HDL语言编程的误区与经验

FPGA经验总结：时序是设计出来的 【FPGA/CPLD】

fpga应用经验谈 【FPGA/CPLD】

夏闻宇《Verilog SOPC 高级实验教程》所附带例程 【FPGA/CPLD】

手把手教你制作XDS100v3仿真器,亲测，验证通过 【DSP系统】

学习DSP作者的经验 【DSP系统】

FPGA与 Verilog的若干开发经验 【FPGA/CPLD】

ARP协议在FPGA上的实验详解 【FPGA/CPLD】

一位工程师的FPGA项目开发经验总结 【FPGA/CPLD】

SDSoC使用体验 【FPGA/CPLD】

CRC循环冗余校验的原理与算法及FPGA实现 【FPGA/CPLD】

[经验] SCCB IIC接口设计系列-SCBB接口优化设计 【FPGA/CPLD】

【转】牛人的FPGA设计经验分享 【FPGA/CPLD】

【MAXII_EPM240T100_CPLD】系列实验 实验一 点亮LED-循环点亮8个LED MAXII EPM240T100 【FPGA/CPLD】

【MAXII_EPM240T100_CPLD】系列实验 实验0 平台安装实验准备 【FPGA/CPLD】

十年FPGA开发经验工程师谈设计技巧 【FPGA/CPLD】

FPGA/CPLD数字电路设计经验分享 【FPGA/CPLD】

dsp2812 ADC应用经验 【DSP系统】

【TMS320C6748开发板试用体验】LED和OLED 【DSP系统】

[经验分享] 做DSP开发最应当懂的34个问题 【DSP系统】

高效能人士的9种性格经验 【DSP系统】

循环冗余校验 CRC的算法分析和程序实现 【DSP系统】