EEPW论坛

为何高端FPGA都非常重视软件 【FPGA/CPLD】

[精华] FPGA基础知识：什么是FPGA，为何需要FPGA？

Altera的FPGA内置的乘法器为何是18位的？ 【FPGA/CPLD】

在quartus9.0改动程序编译成功后为何不能时实的下载到板子里？ 【FPGA/CPLD】

为何以原理图作为输入的案例比较少呢？ 【FPGA/CPLD】

synlify生成的sdc文件为何不能用于timequest？ 【FPGA/CPLD】

非时钟信号为何被识别成时钟信号？ 【FPGA/CPLD】

modelsim时序仿真时为何死掉了？ 【FPGA/CPLD】

后仿信号列表中为何多出来很多dcm信号？ 【FPGA/CPLD】

为何延时减少了？ 【FPGA/CPLD】