FPGA

FPGA - 以在

共2条 1/1 1 跳转至页

FPGA顶模块调用的子模块比较多时，是在XPS里生成顶模块IP么？可以在planahead里将我的FPGA代码放在system_slut.v下面作为它的子模块么【FPGA/CPLD】 simonmao8385\|浏览：3515\|回复：5\| 可爱女孩89 2014-03-12 16:52:43
请问在altera中用原理图输入的工程可以在modelsim中仿真吗？【FPGA/CPLD】 271303204\|浏览：3510\|回复：1\| Jason_Zhang 2009-11-02 16:20:03

共2条 1/1 1 跳转至页