EEPW论坛

在FPGA中，同步信号、异步信号和亚稳态的理解 【FPGA/CPLD】

如何区分同步复位和异步复位？ 【FPGA/CPLD】

今日说“法”：让FPGA设计中的亚稳态“无处可逃” 【FPGA/CPLD】

使用IDELAY实现高效8倍过采样异步串行数据恢复

CPLD设计故障异步时钟域处理案例分析

ASIC中的异步时序设计.pdf 【FPGA/CPLD】

基于XC3S400PQ208FPGA芯片实现异步FIFO模块的设计

基于FPGA器件实现异步FIFO读写系统的设计

基于FPGA实现通用异步收发器基本功能的应用设计

异步电动机能耗制动控制电路图

利用半拍错位同步法消除异步电路的亚稳态

设计基于FPGA的串行通用异步收发器

FPGA中异步复位同步释放的原理

[精华] 异步FIFO结构(写得很好，强烈推荐) 【FPGA/CPLD】

FPGA入门——同步复位与异步复位 【FPGA/CPLD】

基于dsPIC30F的数字式交流异步电动机变频调速系统设计 【DSP系统】

异步存储器与同步存储器详解 【DSP系统】

【应用笔记】在Stratix和Stratix GX设计中，从异步存储器转到同步存储器(Converting Memory from Asynchronous t 【FPGA/CPLD】

【应用笔记】异步串行接口示例(ASI Demonstration) 【FPGA/CPLD】

异步时钟通讯问题 【FPGA/CPLD】

同步和异步的区别（转） 【FPGA/CPLD】

异步FIFO的VHDL设计 【FPGA/CPLD】

异步电路设计方法研究（分享） 【FPGA/CPLD】

[精华] 同步和异步复位之我见 【FPGA/CPLD】

六种简单装置 （异步电路技巧） 【FPGA/CPLD】