EEPW论坛

看看这几个语句 【FPGA/CPLD】

关于Verilog HDL中的赋值语句 【FPGA/CPLD】

Verilog可综合的循环语句

怎样理解下面的if嵌套语句

verilog 不可综合语句 【FPGA/CPLD】

在多个always语句中对同一个变量进行赋值，结果无法综合。求教该怎么修改 【FPGA/CPLD】

vhdl 过程语句 【FPGA/CPLD】

FPGA笔记：for语句的使用(verilog) 【FPGA/CPLD】

if语句优化的问题 【FPGA/CPLD】

verilog设计经验总结 【FPGA/CPLD】

[精华] 关于verilog中for循环语句的一些思考 【FPGA/CPLD】

语句问题 【FPGA/CPLD】

verilog设计的一点经验 【FPGA/CPLD】

assign crc_tmp = {crc[13:0], 1'b0};这个赋值语句是怎么回事啊。 【FPGA/CPLD】

关于Verilog HDL中的赋值语句 【FPGA/CPLD】

quartusII7.2中的case语句使用问题 【FPGA/CPLD】

第7章 数据流模型化 【FPGA/CPLD】

VHDL学习笔记 【FPGA/CPLD】

初学者请教:如何用vhdl元件例化语句 编写四位二进制加计数器 【FPGA/CPLD】