网站首页
电子产品世界 » 论坛首页 » Xilinx

Xilinx  -  pl

全部| 精华| 求助| 下载
共122条 1/4 1 2 3 4 › 跳转至页
debug模式下产生不了pl中断 【Zynq】
BUILDHW|浏览：544|回复：0| BUILDHW 2024-09-07 10:27:03
宏展锂离子电池电芯双层高低温试验箱（PL-225B-2C）
广东宏展仪器|浏览：1805|回复：1| springvirus 2023-09-12 08:28:40
参考系统：带有 SerDes 接口的 PLB 千兆位级以太网 MAC
Rancho|浏览：2745|回复：1| bingyuxxlove 2022-05-06 20:36:40
请问各位zynq PL端如何读写ddr啊？？
simonmao8385|浏览：9256|回复：2| melau 2019-04-12 15:52:59
zedboard的PL怎么做串口读写啊
seeker|浏览：8949|回复：1| lolo84 2016-08-09 10:15:57
怎么用PL去读DDR啊？
西门|浏览：3013|回复：1| lolo84 2016-08-05 12:47:43
一步一步学ZedBoard & Zynq(二)：使用PL做流水灯（转帖） 【Zynq】
南盗|浏览：3165|回复：0| 南盗 2014-11-12 09:48:36
用XPS建立BSB工程的时候，选择PLB总线，找不到zedboard开发板选项啊？
q13636129629|浏览：1734|回复：0| q13636129629 2014-10-24 09:12:42
PlanAhead14.2生成的BOOT.BIN，为什么运行到这里就停止了？
simonmao8385|浏览：1533|回复：0| simonmao8385 2014-10-22 10:26:05
ZYNQ在PL里自定义的外设，驱动中probe函数的参数是在什么时候传进去的呢?
jianwenchang|浏览：1935|回复：0| jianwenchang 2014-10-22 10:23:13
PL里用了AXI-dma,用SDK生成的dts里面这两项参数没有?
ttl|浏览：1499|回复：0| ttl 2014-10-22 09:06:47
请问每次pl向ps传输dma传输的长度最大有没有限制，是多少?
simonmao8385|浏览：2148|回复：0| simonmao8385 2014-10-14 10:20:11
DDR3挂在PS下，PL逻辑端怎么样能访问到DDR呢
youngsterzhu|浏览：3445|回复：0| youngsterzhu 2014-10-13 09:33:52
我想ps和PL都用DDR，怎么用起来？
西门|浏览：1867|回复：0| 西门 2014-10-09 09:17:38
你们添加过这个chroma resampler IP核吗？
simonmao8385|浏览：2299|回复：0| simonmao8385 2014-09-28 09:31:45
想在cpu1上使用pl-ps中断，请问用spi的还是ppi的中断？
simonmao8385|浏览：2624|回复：1| zuodawei 2014-09-26 17:24:57
Zynq的PL与PS通信除了用AXI总线的方式外，可否用双口RAM的方式呢?
chenyh|浏览：4297|回复：0| chenyh 2014-09-26 14:27:57
我在PL部分用ps输出的时钟，请问这个怎么打开?
西门|浏览：1531|回复：0| 西门 2014-09-22 16:30:30
XILINX有没有哪个文档是专门介绍PS与PL进行通讯时的接口信号说明
站的高尿的远|浏览：1713|回复：0| 站的高尿的远 2014-06-13 17:01:30
求助 通过PCAP接口怎么实现随时配置PL端 【Zynq】
longing05|浏览：3161|回复：5| bluecd 2014-06-04 14:36:48
使用planahead 导出设计到SDK 这时SDK里面的 program fpga 无效
mercuryn|浏览：2699|回复：3| HXW718059156 2013-06-07 15:57:38
ISE问题
Garfield0525|浏览：11901|回复：7| wl沉默遗忘 2013-06-06 20:58:38
在EDK里面，如何通过PLB总线对MPMC进行读写？
tanyushuang727|浏览：3215|回复：2| HXW718059156 2012-12-15 11:06:47
关于Spartan6中的MicroBlaze软核的使用，总线PLB4.6接口的问题~
tanyushuang727|浏览：7644|回复：8| HXW718059156 2012-11-09 21:14:21
virtex-5 PLL_ADV警告
gxiaob|浏览：3170|回复：1| zyz013920 2012-09-13 16:18:42
利用 CoolRunner-II CPLD 进行高速设计
Rancho|浏览：2207|回复：0| Rancho 2012-06-19 11:25:22
与 Synplicity 和 Exemplar 的交叉探测
Rancho|浏览：2109|回复：0| Rancho 2012-06-19 10:22:56
Design Tips for HDL Implementation of Arithmetic Functions
Rancho|浏览：1456|回复：0| Rancho 2012-06-19 10:21:52
数字锁相环 (DPLL) 参考设计
Rancho|浏览：2579|回复：0| Rancho 2012-06-19 10:07:04
利用 CoolRunner-II CPLD 创建交叉点开关
Rancho|浏览：1890|回复：0| Rancho 2012-06-19 10:02:24
在数字视频应用中使用 CoolRunner-II CPLD
Rancho|浏览：1733|回复：0| Rancho 2012-06-19 09:37:59
利用CoolRunner-II CPLD设计数码相机
Rancho|浏览：1367|回复：0| Rancho 2012-06-19 09:17:18
Chroma Resampler
Rancho|浏览：1548|回复：0| Rancho 2012-06-19 09:14:33
Chroma Resampler
Rancho|浏览：1367|回复：0| Rancho 2012-06-02 15:22:32
用 Xilinx CPLD 与 NAND Flash 存储器器件接口
Rancho|浏览：2047|回复：1| h254479169 2012-05-25 12:25:45
将 DDR SDRAM 与 CoolRunner-II CPLD 接口
Rancho|浏览：1802|回复：0| Rancho 2012-05-13 09:52:30
利用 CoolRunner-II CPLD 和 SPI 闪存配置 Xilinx FPGA
Rancho|浏览：1860|回复：0| Rancho 2012-05-13 09:51:39
参考系统：带有 OPB 中心 DMA 的 PLB DDR2
Rancho|浏览：1702|回复：0| Rancho 2012-05-13 09:30:42
A 3/4/5/6X Oversampling Circuit for 200 Mb/s to 1000 Mb/s Serial Interfaces(
Rancho|浏览：1697|回复：0| Rancho 2012-05-13 08:58:08
Manchester Encoder-Decoder for Xilinx CPLDs
Rancho|浏览：2574|回复：0| Rancho 2012-05-11 21:39:18
全部|精华
共122条 1/4 1 2 3 4 › 跳转至页