请问各位zynq PL端如何读写ddr啊??我按zynq-7000 soc设计指南上用hp模式可以读写ddr数据,但是怎么能在fpga端代码实现数据读写啊??
共3条
1/1 1 跳转至页
请问各位zynq PL端如何读写ddr啊??
你好,看你的数据量是不是很大,如果不大的话,可以在ps下挂一个双口bram , xilinx自带有一个bram的controler ;
如果数据量很大,而且是连续的,建议你使用vdma, 或者dma , 这样就可以在pl端,接收数据了 ;
如果只是几个参数,那么自己编辑一个axi4-lite总线的小ip核就可以实现了 ;
我自己做的小板子,希望对你有帮助;
http://lolo84.spaces.eepw.com.cn/articles/article/item/123715
共3条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |