EEPW论坛

Arm架构下的Synchronization概述和案例分析

今日说“法”：如何防止reg、wire型信号在使用逻辑分析仪时被优化 【FPGA/CPLD】

给您聊聊XST​和Synplify Pro综合结果的区别. 【FPGA/CPLD】

[问答] Vivado工程用第三方综合工具Synplify

[精华] Synplify 9.6.2下载（分享） 【FPGA/CPLD】

求助如何理解这句SyncClk 【FPGA/CPLD】

使用synplify综合遇到的两点疑问 【FPGA/CPLD】

用synplify综合Xilinx的core后为什么在Technology view中看不到相应的模块？ 【FPGA/CPLD】

Synplify 、Synplify Pro 版本猜想 【FPGA/CPLD】

求助SATA的IP核，最好是Synopsys SATA IP（愿付重金） 【FPGA/CPLD】

FPGA笔记：for语句的使用(verilog) 【FPGA/CPLD】

请教QuartusII中调用Synplify的方法 【FPGA/CPLD】

【应用笔记】AN433:源同步接口的约束与分析(AN 433: Constraining and Analyzing Source-Synchronous In 【FPGA/CPLD】

【应用笔记】在Stratix和Stratix GX设计中，从异步存储器转到同步存储器(Converting Memory from Asynchronous t 【FPGA/CPLD】

【应用笔记】在Stratix GX器件中使用动态相位调整(DPA)源同步信号Using Source-Synchronous Signaling with DP 【FPGA/CPLD】

Synplify Pro的常用选项及命令 【FPGA/CPLD】

synplify_pro经典教程（分享） 【FPGA/CPLD】

Synplify工具使用指南_华为文档 【FPGA/CPLD】

synplify的优点？ 【FPGA/CPLD】

synlify生成的sdc文件为何不能用于timequest？ 【FPGA/CPLD】

如何用synplify综合修改后的IP生产的 ram？ 【FPGA/CPLD】

synplify 9.0.2中怎么生存不了约束管理的scope界面，只能够自己写tcl命令 【FPGA/CPLD】

synplify能显示次要的关键路径么？ 【FPGA/CPLD】

求synplify综合报告某警告的含义 【FPGA/CPLD】

Synopsys RTL coding（分享） 【FPGA/CPLD】

Synplify Pro QuickStart（分享） 【FPGA/CPLD】

关于synplify pro 的compile points的疑问 【FPGA/CPLD】

程序中使用ISE的IP核的情况下由synplify调用ISE的疑问 【FPGA/CPLD】

关于synplify pro指示的关键路径 【FPGA/CPLD】

求synplify200906 【FPGA/CPLD】

FPGA设计全流程，综合应用Modelsim、Synplify.Pro、ISE 【FPGA/CPLD】

Altera和Synopsys合作，为ASIC设计提供Nios II处理器内核 【FPGA/CPLD】

dsp的一些术语3 【DSP系统】

Mentor发布Catapult C Synthesis延伸产品 【FPGA/CPLD】