网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 关于synplify pro指示的关键路径

共3条 1/1 1 跳转至页

关于synplify pro指示的关键路径

becoll
工程师
2009-12-09 10:48:55     打赏
我使用synplify pro的Show Critical Path功能，得到如下图所示的结果：


我想请教一下：把Slack Margin设为0ns 后，图中所示模块中标注的Timing Information中的第二个参数（3.43）是正的，这样还需要加约束吗？
    谢谢！
回复
收藏
0



关键词： 关于     synplify     指示     关键     路径    

Jason_Zhang
高工
2009-12-09 12:29:33     打赏
2楼
没用过这个功能，帮不上忙。

评论
becoll
工程师
2009-12-09 15:37:52     打赏
3楼
Thank you all the same~~

评论
共3条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航