FPGA

FPGA - 计时

共8条 1/1 1 跳转至页

Verilog进行组合逻辑设计时的一些注意事项卢风\|浏览：597\|回复：8\| laocuo1142 2022-07-16 07:37:49
成功解决FPGA设计时序问题的三大要点【FPGA/CPLD】 zxopenljx\|浏览：1110\|回复：1\| zxopenljx 2020-08-29 11:00:17
FPGA芯片内部资源非常重要设计时需要特别关注Serdes的供电同煮山川\|浏览：1260\|回复：4\| zxopenljx 2020-05-23 14:06:38
篮球倒计时案例【FPGA/CPLD】 GIAO\|浏览：2363\|回复：2\| GIAO 2019-09-02 14:52:49
手工焊接BGA封装，在PCB设计时，BGA引脚旁的过孔的内径、外径一般为多少mil/mm? 【FPGA/CPLD】站的高尿的远\|浏览：2766\|回复：0\| 站的高尿的远 2014-06-30 16:29:30
【应用笔记】高速设计时PCB板材的选择和板材效应(PCB Dielectric Material Selection and Fiber Weave Effec 【FPGA/CPLD】 bobgeng\|浏览：2890\|回复：2\| BaiTongyun 2012-08-21 15:05:45
赛灵思FPGA设计时序约束指南【FPGA/CPLD】 xie0jing0\|浏览：2287\|回复：2\| saimar 2012-03-16 19:07:21
做FPGA设计时需注意的一些关键问题【FPGA/CPLD】 Jason_Zhang\|浏览：1961\|回复：2\| 271303204 2009-03-17 11:11:26

共8条 1/1 1 跳转至页