这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 赛灵思FPGA设计时序约束指南

共3条 1/1 1 跳转至

赛灵思FPGA设计时序约束指南

工程师
2012-03-14 23:12:34     打赏
FPGA设计时序约束指南,对xilinx的约束如何设计很有帮助
eetop.cn_赛灵思FPGA设计时序约束指南.pdf




关键词: 赛灵     设计     时序     约束     指南    

菜鸟
2012-03-16 19:05:35     打赏
2楼
看看,最近正好要用

菜鸟
2012-03-16 19:07:21     打赏
3楼

有没有altera的啊,xilinx用得少


共3条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]