网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  赋值

全部| 精华| 求助| 下载
共14条 1/1 1 跳转至页
简谈FPGA研发设计相关规范（企业中初入职场很实用） 【FPGA/CPLD】
FPGA江湖|浏览：619|回复：1| springvirus 2023-05-24 08:27:35
关于Verilog HDL中的赋值语句 【FPGA/CPLD】
271303204|浏览：6281|回复：3| zxopenljx 2020-05-04 14:50:07
关于VHDL中数组的赋值 【FPGA/CPLD】
shabbylife|浏览：2061|回复：0| shabbylife 2016-08-03 11:15:41
在多个always语句中对同一个变量进行赋值，结果无法综合。求教该怎么修改 【FPGA/CPLD】
shamuye|浏览：2864|回复：2| shamuye 2015-05-19 15:46:28
#芝麻开门#fpga中reg [29:0] rom_10Hz_jingpin [0:99];类型的存贮器用for循环初始化的问题 【FPGA/CPLD】
miaoxikui|浏览：2087|回复：1| lianggui5 2014-09-25 09:49:21
我的load_temp没连到GND啊，为毛总是说我重复赋值啊？ 【FPGA/CPLD】
站的高尿的远|浏览：2190|回复：1| areak 2014-06-05 12:30:42
28335进入中断后给片选空间赋值 【DSP系统】
TLZme|浏览：9503|回复：21| TLZme 2013-09-22 19:33:53
verilog设计的一点经验 【FPGA/CPLD】
tingzi|浏览：4236|回复：8| glxxgl 2011-07-23 19:36:32
Verilog HDL无符号数和有符号数运算（转） 【FPGA/CPLD】
Jason_Zhang|浏览：30077|回复：2| chzhqlove1 2010-07-12 00:39:11
两个always模块对一个变量进行赋值 【FPGA/CPLD】
风语者|浏览：8993|回复：12| runforever 2010-06-29 09:35:59
assign crc_tmp = {crc[13:0], 1'b0};这个赋值语句是怎么回事啊。 【FPGA/CPLD】
clumsydonkey|浏览：3312|回复：4| clumsydonkey 2010-05-07 00:14:10
两个always模块的变量赋值问题 【FPGA/CPLD】
heli79|浏览：8375|回复：11| heli79 2010-03-17 10:15:28
关于Verilog HDL中的赋值语句 【FPGA/CPLD】
271303204|浏览：2921|回复：0| 271303204 2009-03-27 15:26:00
第7章 数据流模型化 【FPGA/CPLD】
yzlhccdec|浏览：3955|回复：2| 2007-04-27 03:09:00
全部|精华
共14条 1/1 1 跳转至页