要看FPGA挂在2440的什么总线上,然后在再按照这个总线的时序要求和总线命令呈现格式用HDL语言编写响应的总线读写和控制响应。关键是根据CPU的CS, ADD ,DAT, RD, WR等,如果是超过8位的话,还有BE等信号,编写相应的数据呈现,具体如何实现方式就比较多了。