用PLL好还是组合逻辑好？？？-电子产品世界论坛

共2条 1/1 1 跳转至页

用PLL好还是组合逻辑好？？？

工程师

2008-01-18 23:17:48 打赏

155.52MHz时钟，想在内部产生77.76M和19.44M时钟，是用FPGA内的PLL好内，还是用写组合逻辑进行分频好？？
二者有什么差别？？二者产生的时钟都设置到全局时钟上去，多谢

关键词：还是组合逻辑

助工

2008-01-18 23:30:38 打赏

2楼

pll更好啊

共2条 1/1 1 跳转至页

打赏帖
【我要开发板】4.传感器移植被打赏50分
STM32WBA55ADC采集电池电压任务2被打赏1分
【STM32WBA55CG开发板评测】8、蓝牙键盘被打赏50分
【STM32WBA55CG开发板】基于BLE双色温台灯并通过按键上报电池电压及电流-成果贴被打赏100分
【换取手持数字示波器】GD32VF103（RISC-V）RT-thread函数栈回溯工具使用被打赏33分
【Mini-F5265-OB】硬件SPI驱动ST7735OLED屏被打赏35分
【换取手持数字示波器】CAN基础通信-Loopback模式被打赏29分
【换取手持数字示波器】IIC读取总线设备地址被打赏25分
【换取手持数字示波器】GD32VF103（RISC-V）RT-thread内核移植代码解析被打赏29分
【换取手持数字示波器】GD32VF103 CoreMark跑分试验被打赏18分