我用的是MAX7000S系列(EPM7160S),电路板上根据需要将VCCIO连到了3.3V,想让用户IO的输出脚输出3.3V的高电平。但是在Quartus II的Processing-Complilation Report-Pin_out_File中显示VCCIO为5V(见下面),上电后发现各个IO输出脚确实是5V的高电平,而不是VCCIO的物理连接(3.3V)所确定的3.3V,该如何设置Quartus中VCCIO相关的东西,让CPLD的IO输出脚输出3.3V高电平?
请各位大侠指点,万分感谢!
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage
VCCIO : 26 : power : : 5.0V
我要赚赏金打赏帖 |
|
|---|---|
| 三分钟快速搭建NXP MCU开发环境(VSCode)被打赏¥22元 | |
| 为遥控小车巧添功能被打赏¥26元 | |
| 【S32K3XX】FlexCAN 模块配置使用被打赏¥30元 | |
| 【S32K3XX】FlexCAN RAM 资源分配整理被打赏¥25元 | |
| 【S32K3XX】IPCF 适配核间中断处理被打赏¥21元 | |
| 【S32K3XX】IPCF 核间通讯模块UNMANAGED方式使用被打赏¥29元 | |
| 片外存储Flash使用方法(Arduino IDE环境)被打赏¥22元 | |
| 三分钟快速上手ESP-NOW(ArduinoIDE环境)被打赏¥23元 | |
| 【S32K3XX】LPSPI参数配置说明被打赏¥21元 | |
| 在WT9932C61-TINY上实现超声波测距被打赏¥22元 | |
我要赚赏金
