我用的是MAX7000S系列（EPM7160S），电路板上根据需要将VCCIO连到了3.3V，想让用户IO的输出脚输出3.3V的高电平。但是在Quartus II的Processing-Complilation Report-Pin_out_File中显示VCCIO为5V（见下面），上电后发现各个IO输出脚确实是5V的高电平，而不是VCCIO的物理连接（3.3V）所确定的3.3V，该如何设置Quartus中VCCIO相关的东西，让CPLD的IO输出脚输出3.3V高电平？
请各位大侠指点，万分感谢！
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage
VCCIO : 26 : power : : 5.0V
| 有奖活动 | |
|---|---|
| 【有奖活动——B站互动赢积分】活动开启啦！ | |
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂