我用的是MAX7000S系列(EPM7160S),电路板上根据需要将VCCIO连到了3.3V,想让用户IO的输出脚输出3.3V的高电平。但是在Quartus II的Processing-Complilation Report-Pin_out_File中显示VCCIO为5V(见下面),上电后发现各个IO输出脚确实是5V的高电平,而不是VCCIO的物理连接(3.3V)所确定的3.3V,该如何设置Quartus中VCCIO相关的东西,让CPLD的IO输出脚输出3.3V高电平?
请各位大侠指点,万分感谢!
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage
VCCIO : 26 : power : : 5.0V
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图四被打赏50分 | |
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 |