我用的是MAX7000S系列(EPM7160S),电路板上根据需要将VCCIO连到了3.3V,想让用户IO的输出脚输出3.3V的高电平。但是在Quartus II的Processing-Complilation Report-Pin_out_File中显示VCCIO为5V(见下面),上电后发现各个IO输出脚确实是5V的高电平,而不是VCCIO的物理连接(3.3V)所确定的3.3V,该如何设置Quartus中VCCIO相关的东西,让CPLD的IO输出脚输出3.3V高电平?
请各位大侠指点,万分感谢!
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage
VCCIO : 26 : power : : 5.0V
打赏帖 | |
---|---|
【STM32F769】AI之与本地deepseek对接被打赏50分 | |
Buck电路工作在CCM模式下电感电流的计算公式是什么?被打赏5分 | |
buck电路工作原理被打赏5分 | |
基于MSPM0L1306的MODBUS-RTU协议通讯实验被打赏100分 | |
我想要一部加热台+多合一调试工具被打赏18分 | |
每周了解几个硬件知识+485硬件知识分享被打赏10分 | |
【换取手持数字示波器】树莓派PICO调试器官方固件本地化部署实践被打赏24分 | |
【换取手持数字示波器】分享一个KEIL无法识别CMSIS-DAP调试器的解决办法被打赏20分 | |
【换取手持数字示波器】分享一个自制的ArduinoNano扩展板底板被打赏23分 | |
【换取手持示波器】树莓派PICOW网页烟花被打赏18分 |