网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 向各位高手请教几个问题

共10条 1/1 1 跳转至页

向各位高手请教几个问题

271303204
助工
2009-04-02 09:13:51     打赏
    在cpld中用lcell延时，怎么用verilog语言实例化一个lcell，还有，我在原理图中调用lcell后，在quartus中仿真为什么看不到延时呢？         请高手指教！ 
回复
收藏
0



关键词： 各位     高手     请教     几个问题    

jackwang
院士
2009-04-02 09:34:30     打赏
2楼
这个问JPP

评论
Jason_Zhang
高工
2009-04-02 11:50:48     打赏
3楼

楼主这样写就可以了。
(*keep="1"*) wire test_in;
(*keep="1"*) wire test_out;
 
 LCELL    test
      (
      .in1(test_in),
      .y(test_out)
     );

LCELL在综合时可能被优化掉，所以你会看不到延时。加上(*keep="1"*) 就可以了。


评论
271303204
助工
2009-04-02 13:26:08     打赏
4楼

好像.y(test_out)不对啊？


评论
Jason_Zhang
高工
2009-04-02 14:15:17     打赏
5楼

是正确的，你可以看看altera官网上的例子。
http://www.altera.com/support/kdb/solutions/rd12192000_7787.html


评论
yue411
助工
2009-04-02 14:18:01     打赏
6楼

貌似Jason_Zhang是答题高手的说。。。


评论
Jason_Zhang
高工
2009-04-02 14:36:13     打赏
7楼
一起交流，相互学习的说。我在学习中也碰到了很多困难，也希望有人能帮我解答

评论
jackwang
院士
2009-04-02 15:22:26     打赏
8楼

快了，我们这里马上就来高手，呵呵


评论
271303204
助工
2009-04-03 08:56:54     打赏
9楼

但是我在quartus中编译有问题，后来改成.out(test.out)编译通过....
感谢jason_zhang


评论
jackwang
院士
2009-04-03 09:12:32     打赏
10楼
终于完成

评论
共10条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]