我用modelsim 6.0 se 仿真，用向导生成了个testbench的Verilog文件，可是这个文件怎么不能在modelsim里面编辑？
具体步骤是：
先建立一个空白的文本文件，然后creat testbench，然后选定相应库里的待测试的文件，然后用的默认设置，最后完成。
右下角状态是 
，并且产生的这个.v文件不能在modelsim里面编辑。
问题应该就出在这个read的状态上，请问这个该怎么解决？
共8条
1/1 1 跳转至页
初学modelsim 6.0 se遇到的一个问题，急求解决
3楼
我基本都不在Modelsim里直接建立文件，推荐用外部编辑器，如UltraEdit，很方便。然后自己写do脚本进行仿真
共8条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
