在夏老师书上看到两个例子，没明白，请教网友下：
1：
always@(a or b)
case(a)
1'b0: f=b;
1'b1: g=b;
endcase
书上说这段程序被综合后会和预先设想的不一致，怎么回事？
2：
always@(posedge clk or negedge rst)
if(rst)
a<=1'b0;
else
a<=b;
书上说此段程序产生了异步逻辑，没看懂
共3条
1/1 1 跳转至页
在夏老师书上看到两个例子，没明白，请教网友下
2楼
第二个好理解
always@(posedge clk or negedge rst)
if(rst)
a<=1'b0;
else
a<=b;
是异步复位的。
第一个
always@(a or b)
case(a)
1'b0: f=b;
1'b1: g=b;
endcase
是个分配器，a是选择端，b是输入，f和g是两路输出
共3条
1/1 1 跳转至页
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
