详细描述一下:我使用megawizard或coregenerator生成一个ram,由于想改变fifo的深度和位宽等参数,所以就把生成的。v文件改了,将位宽和深度的信息用parameter的形式传出去,改了后用原来的工具综合没问题,但用synplify综合后到quantus或ise布局布线时就报错,识别不了ram模块
请问有没有办法改了。v文件后用synplify综合后还能识别是IP产生的ram
我要赚赏金打赏帖 |
|
|---|---|
| PCF8574功能模块及其使用被打赏¥20元 | |
| 传感器LSM6DSO及LIS3MDL的功能检测被打赏¥18元 | |
| LPS25HB气压传感器及其检测被打赏¥18元 | |
| HTS221温湿度传感器及其检测被打赏¥18元 | |
| 【S32K3XX】HSE FW 版本更新被打赏¥21元 | |
| 基于ArduinoUNO开发板的AT24C02读写测试被打赏¥16元 | |
| TCS3472S传感器及其色彩检测被打赏¥19元 | |
| 【S32DS】S32K3 RTD7.0.1 HSE 组件配置报错问题解决被打赏¥27元 | |
| 【S32K3XX】MCME 启动 CORE1被打赏¥23元 | |
| AG32VH407下温度大气压传感器及其检测被打赏¥20元 | |
我要赚赏金
