详细描述一下：我使用megawizard或coregenerator生成一个ram，由于想改变fifo的深度和位宽等参数，所以就把生成的。v文件改了，将位宽和深度的信息用parameter的形式传出去，改了后用原来的工具综合没问题，但用synplify综合后到quantus或ise布局布线时就报错，识别不了ram模块
请问有没有办法改了。v文件后用synplify综合后还能识别是IP产生的ram
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
