小弟现在在做这个,就是简单的对DDR2进行读写控制,是在毫无头绪,生成了IP核也不知道该怎么使用,那个生成好的IP核源代码也看不懂。有没哪个大虾做过类似的啊能指导下小弟啊。 |
有人做过FPGA对DDR2存储器接口设计的吗
3楼
MIG生成DDR2的IP时,有一个UserGuide和DEMO的,先把UG看一遍,先理解了DDR2的时序和状态机,然后理清DEMO的结构,把DEMO仿真一遍,然后你就知道该怎么用IP了
有问题再讨论
有问题再讨论
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 | |
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分 |