小弟现在在做这个,就是简单的对DDR2进行读写控制,是在毫无头绪,生成了IP核也不知道该怎么使用,那个生成好的IP核源代码也看不懂。有没哪个大虾做过类似的啊能指导下小弟啊。 |
有人做过FPGA对DDR2存储器接口设计的吗
3楼
MIG生成DDR2的IP时,有一个UserGuide和DEMO的,先把UG看一遍,先理解了DDR2的时序和状态机,然后理清DEMO的结构,把DEMO仿真一遍,然后你就知道该怎么用IP了
有问题再讨论
有问题再讨论
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |