我是看了VHDL中有在组合逻辑中那么写“<=”的。以后不会了。呵呵。
首先，我第二种写法（clk or reset ）的这种，仿真时并不是没加激励信号。加了，仿真通过了。
其次，第一种写法（counter or reset or data ）这种写法，仿真时也加激励信号了，不过只加了clk的，然后没通过。我不明白的是：是不是要在testbench中，也加入counter和data的激励信号，才能通过啊？
| 打赏帖 | |
|---|---|
| 我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
| 汽车电子中巡航控制系统的使用被打赏10分 | |
| 【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏100分 | |
| 分享汽车电子中巡航控制系统知识被打赏10分 | |
| 分享安全气囊系统的检修注意事项被打赏10分 | |
| 分享电子控制安全气囊计算机知识点被打赏10分 | |
| 【分享开发笔记，赚取电动螺丝刀】【OZONE】使用方法总结被打赏20分 | |
| 【分享开发笔记，赚取电动螺丝刀】【S32K314】芯片启动流程分析被打赏40分 | |
| 【分享开发笔记，赚取电动螺丝刀】【S32K146】S32DS RTD 驱动环境搭建被打赏12分 | |
| 【分享开发笔记，赚取电动螺丝刀】【IAR】libc标注库time相关库函数使用被打赏23分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
