Allegro的封装问题

W1X2D3

菜鸟

2011-12-29 17:28:01 打赏

只看楼主 1楼

哪位高手能指点一下:Allegro 中10层板中导出的DIP封装能够直接导入到4层板中吗，会不会存在由于内层命名不同而导致的不能正确连接的问题?比如10层板中地层叫pgp02,4层板中叫GND

关键词： Allegro 封装问题

cookies1st

助工

2011-12-30 11:11:32 打赏

2楼

同样求解

HXW718059156

高工

2012-01-01 23:27:33 打赏

3楼

我都用的DXP，Allegro只了解过，

gaoyubindan

菜鸟

2012-01-05 16:16:54 打赏

4楼

你先从10层板中将元件封装导出后，最好是重新整理一下，因为他会把其他的层叠信息一同带进去，一般用焊盘编辑器打开该PCB封装中的设计到焊盘，然后将中间的层信息删掉只留下 Top defult internal Bottom 以及阻焊和丝印等信息；如下图类似于VCC，gnd2 这些就需要删掉（图片是4层板的通孔焊盘）

W1X2D3

菜鸟

2012-01-10 10:58:33 打赏

5楼

如果只留下TOP,BOTTOM,DEFAULT的话，那四层板中不是就没有VCC,GND这两层的设置了吗

W1X2D3

菜鸟

2012-01-10 11:03:43 打赏

6楼

感谢赐教，不过如果只留TOP,BOTTOM,Default internel的话，那导入四层板中后如何连接VCC,GND2这两层?不是需要对应板子的叠层名称，给原件封装做相应的设置吗?也就是原件封装要和PCB有相同的叠层信息吗

共6条 1/1 1 跳转至页

发新帖

每日签到

有奖活动
「破界·共生」——2026蓝牙技术变革与工程实战思辨会
【“龙虾”创意工坊征集令——用XClaw玩出最出乎意料的智能终端】有奖活动~
2026年“我要开发板活动”第三季，开始了！
硬核工程师专属补给计划——填盲盒
“我踩过的那些坑”主题活动——第002期
【EEPW电子工程师创研计划】技术变现通道已开启~
发原创文章【每月瓜分千元赏金凭实力攒钱买好礼~】
【EEPW在线】E起听工程师的声音！

我要赚赏金打赏帖
告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元
【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元
【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元
【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元
【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元
【瑞萨BLE/WIFI模块测评】环境搭建被打赏￥32元
【瑞萨RA8D1测评】LVGL显示动画被打赏￥30元
【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏￥33元
【S32K3学习整理】时钟系统 ClockOut 功能被打赏￥28元
【S32K3学习整理】以太网LoopBack模式功能验证被打赏￥26元

热门分类
STM32	MCU
通讯及无线技术	物联网技术
电子DIY	板卡试用
基础知识	软件与操作系统
我爱生活	小e食堂

Allegro的封装问题

回复