EEPW论坛

०简介：঻将单端时钟源耦合至第三代TxDAC_和TxDAC+_产品的差分时钟输入端
50 Ω
SOURCE
R1
1kΩ
C3
0.1 F
R2
1kΩ
CLKCOM
CLKVDD
CLK+
CLK–
RSERIES
ڼෙپTxDACࢅTxDAC+ဣଚ+ದᆶᅃ߲ଳऄڦֶݴ้
ዓ๼෇ăCLK+ࢅCLK–ଇֶ߲ݴ้ዓ๼෇܋੗ᅜ֑ᆩ


ܠዖڇ܋ࢅֶݴ้ዓᇸઠൻۯăሞႹܠڇ܋ገֶݴᆌ
ᆩዐLjՎუഗ᳘ࢇ๟ᅃዖๆݴᆶᆩڦݛ๕ă඗ܸLjሞ
గၵ൧઄ူLjى᳘ࢇՎუഗ੗ీժփݛՍăᅃ߲ڇ܋
้ዓ႑ࡽ੗ཚࡗܠዖݛ๕᳘ࢇ዁้ዓ๼෇܋ăړሞ
CLK–๼෇܋แेᅃ߲๢ړڦ኱ୁពኵۉუ้Lj੗ᅜൻ
ۯCLK+๼෇܋Ljස཮Ǎ໯๖ăۉፆR1ĂR2ᇑۉඹC3ᅃ
ഐྺCLK–܋ׂิᅃ߲ڪᇀCLKVDD/2ڦ኱ୁۉೝă้
ዓᇸՂႷྺڇटႠLjӦޗথৎࡆڟࡆăኄዖದዃ৑࠶
०ڇLjඐ࿮݆༵ࠃടړڦᇸ܋থፆੇLjܔۉᇸሯำई
থںሯำबࢭ࿮ቲॐኮ૰ă
཮ ڇ܋থ੨

AN-642：将单端时钟源耦合至第三代TxDAC_和TxDAC+_产品的差分时钟输入端.pdf