外部上拉是可以提高驱动能力,那内部上拉呢?看dsp、电源很多引脚都有该功能;
此外,DSP中还提及,因为有内部上拉,故GPIO口可选择进行输入、输出、高阻态三种情况的能力。是因为OD或OC门加内部上拉形成的?
共9条
1/1 1 跳转至页
7楼
有内部上拉是可以简化设计,一般来说有内上拉的除非特别说明,都可以悬空处理。主要上下拉就是为了防止输入口因为电平不确定而带来的错误配置。所以一旦有了内部若上下拉。就避免了这个问题
共9条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| bsp_log:RTT分级日志封装被打赏¥16元 | |
| J-LinkRTT常用API函数讲解被打赏¥14元 | |
| 【S32K3学习整理】S32K388 四核启动被打赏¥23元 | |
| 【S32K3学习整理】Lockstep和Decoupled 模式被打赏¥28元 | |
| 嵌入式芯片调试神器-J-LinkRTT被打赏¥21元 | |
| 人体红外PIR感应传感器使用(ESP32S3)被打赏¥26元 | |
| 一种有效完成脚本程序测试的方法被打赏¥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏¥33元 | |
| 开箱一块k230被打赏¥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏¥33元 | |

我要赚赏金
