这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » 物联网技术 » 内部上拉的效果?

共9条 1/1 1 跳转至

内部上拉的效果?

助工
2012-06-13 10:08:47     打赏
外部上拉是可以提高驱动能力,那内部上拉呢?看dsp、电源很多引脚都有该功能;
此外,DSP中还提及,因为有内部上拉,故GPIO口可选择进行输入、输出、高阻态三种情况的能力。是因为OD或OC门加内部上拉形成的?



关键词: 内部     效果    

助工
2012-06-13 10:09:25     打赏
2楼

忘上图了。。补上


菜鸟
2012-06-13 12:55:56     打赏
3楼

我觉得可能是为了输出/输入状态更稳定吧,有了内部pull up/down, 可以省了外部的上、下拉。


工程师
2012-06-13 17:02:22     打赏
4楼

和外部上拉一样提高驱动能力,简化设计。还有些管脚加内部上拉下拉是为了给一个默认状态。比如DSP芯片有很多功能,在每个人的设计里不会把所有功能都用到,那些没用的管脚有些没有初始状态可能会出问题引起系统不稳定什么的。在芯片内部加上拉或者下拉这样上电以后每个管脚的状态就稳定了。楼主拿出来的图片就是这个例子,两个管脚低有效,内部加上拉。如果这个功能用不到的话两个管脚悬空就好了,不需要再外接上拉。设计的时候就简单了。


高工
2012-06-13 17:47:49     打赏
5楼
上拉电阻怎么会提高驱动能力

菜鸟
2012-06-14 14:43:43     打赏
6楼

同意这位的说法!


助工
2012-06-16 19:28:12     打赏
7楼

有内部上拉是可以简化设计,一般来说有内上拉的除非特别说明,都可以悬空处理。主要上下拉就是为了防止输入口因为电平不确定而带来的错误配置。所以一旦有了内部若上下拉。就避免了这个问题


菜鸟
2012-06-26 13:21:41     打赏
8楼

内部上拉一般叫弱上拉,相当于10K左右的上拉。

可以在外围设计上省略掉这个电阻,软件控制,这样节省成本,简化PCB。


菜鸟
2012-06-28 15:45:59     打赏
9楼
内部上拉就是为了CMOS器件悬空导致电平不确定而采取的措施,毕竟不是所有人都知道这一点,这样的话即使悬空也不会电平不确定了。为设计带来便利

共9条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]