我选择第二种方案:申请核心板和外围板PCB,购买组委会提供的元器件包
实验名称
基于FPGA的简易逻辑分析仪
实验目的
通过在未来的三个月时间,重温FPGA的开发流程,以便在以后有工作需要时,能尽快上手,简单逻辑分析仪也便用于平时数字电路的调试。在无预算的情况下,为自己添加可靠的调试设备。
实验内容
在初期跟版主 51FPGA 完成课程学习与计划实验任务。
之后,完成逻辑分析仪的总体规划、代码编写与调试;外围电路的设计与搭建;上位机软件的显示与采集等。
最后,完成总体调试与成果展示。
实验预期成果
简易逻辑分析仪能捕抓IIC、SPI及UART通讯及分析结果;能存储短时间内的逻辑电平变化。
以上为我的简单FPGA DIY活动的计划与流程,具体方案及时间仍在紧张计划之中,并会在DIY开始前与大家分享。
感谢EEPW论坛,感谢jackwang 51fpga ^_^,
感谢Jobs^_^
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
