各位前辈好,小弟有一问题请教,小弟想用FPGA构造一个高速UART来接收主控板的串口信心,然后再用这个片FPGA构造多个,目前设计是4个I2C接口。
工作信号流向是FPGA通过构造的高速串口接收信息,然后将这个信息同时!(同时!)通过构造的I2C接口下传到我下面的I2C从器件。
目前想法是I2C速率就400吧,高速串口就2M吧,请问这个想法能实现吗?
还有就是串口速率我能在提高点吗?我的目的是尽量减少时延,谢谢各位前辈了!
共8条
1/1 1 跳转至页
FPGA是可以做到的,你可以把串口接收到的信息复制四份给I2C,例化四个I2C模块就可以,不过用逻辑设计I2C控制器不是很简单,但是有I2C的IP核。http://opencores.org/
共8条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |

我要赚赏金
