EEPW论坛

事情是这样的。
我QII建立一个EEPWFpgaDIY的工程。
然后再工程中添加了两个Verilog文件，一个是LED一个是数码管。即两个Module
然后，TopLevel是EEPWFpgaDIY，两个独立的模块LED和数码管。
不做任何设置，然后编译。然后报错：
Error (12007): Top-level design entity "EEPWFpgaBoard" is undefined

这个号理解，没有顶层设计。
我的问题是，怎样将建好的两个module加到顶层设计中？


问问题还是论坛发帖，QQ群里边老跑题