事情是这样的。
我QII建立一个EEPWFpgaDIY的工程。
然后再工程中添加了两个Verilog文件，一个是LED一个是数码管。即两个Module
然后，TopLevel是EEPWFpgaDIY，两个独立的模块LED和数码管。
不做任何设置，然后编译。然后报错：
Error (12007): Top-level design entity "EEPWFpgaBoard" is undefined
这个号理解，没有顶层设计。
我的问题是，怎样将建好的两个module加到顶层设计中？
问问题还是论坛发帖，QQ群里边老跑题
 我要赚赏金打赏帖 |
|
|---|---|
| 28BYJ-48机械臂实现人脸跟随被打赏￥24元 | |
| 基于RK3506B的片温识读功能的实现被打赏￥25元 | |
| 【瑞萨RA8D1测评】基于FreeRTOS的lvgl移植教程被打赏￥29元 | |
| 电子价签墨水屏开发被打赏￥35元 | |
| 【Ozone】RTT 打印终端使用被打赏￥29元 | |
| BMS保护板绝缘检测功能-不平衡电桥技术绝缘电阻检测设计与实现被打赏￥34元 | |
| 给28BYJ-48三自由度机械臂加一个网页控制台被打赏￥32元 | |
| 用28BYJ-48电机从零搭一台三自由度机械臂被打赏￥33元 | |
| 【英飞凌开发经验】ModusToolbox配置EdgeTalk外设被打赏￥27元 | |
| 基于BQ76952PFBR的BMS保护板热插拔损坏的原因和处理措施被打赏￥32元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
