事情是这样的。
我QII建立一个EEPWFpgaDIY的工程。
然后再工程中添加了两个Verilog文件，一个是LED一个是数码管。即两个Module
然后，TopLevel是EEPWFpgaDIY，两个独立的模块LED和数码管。
不做任何设置，然后编译。然后报错：
Error (12007): Top-level design entity "EEPWFpgaBoard" is undefined
这个号理解，没有顶层设计。
我的问题是，怎样将建好的两个module加到顶层设计中？
问问题还是论坛发帖，QQ群里边老跑题
| 打赏帖 | |
|---|---|
| VOFA+波形显示+JYD-31蓝牙发送和解析不定长数据被打赏10分 | |
| 宏定义和const关键字定义被打赏5分 | |
| 【功率监测与控制系统DIY活动成果贴】DIY功率计与LabVIEW数据采集被打赏100分 | |
| 【Freertos】任务管理被打赏10分 | |
| 分享博世的两种不同的喷射系统模式被打赏5分 | |
| 汽车+开路实验与短路实验被打赏10分 | |
| 多点式电子控制汽油喷射系统知识分享被打赏10分 | |
| 分享机械控制式汽油喷射系统被打赏5分 | |
| 【分享开发笔记，赚取电动螺丝刀】解决基于CH341制作无线模块时芯片发热问题被打赏31分 | |
| 【分享开发笔记，赚取电动螺丝刀】使用STM32F103ZE主控调试RS485通讯的避坑经验被打赏36分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂