事情是这样的。
我QII建立一个EEPWFpgaDIY的工程。
然后再工程中添加了两个Verilog文件，一个是LED一个是数码管。即两个Module
然后，TopLevel是EEPWFpgaDIY，两个独立的模块LED和数码管。
不做任何设置，然后编译。然后报错：
Error (12007): Top-level design entity "EEPWFpgaBoard" is undefined
这个号理解，没有顶层设计。
我的问题是，怎样将建好的两个module加到顶层设计中？
问问题还是论坛发帖，QQ群里边老跑题
 我要赚赏金打赏帖 |
|
|---|---|
| 在K230DBOX上实现多时段语音提示功能被打赏￥14元 | |
| 使K230DBOX实现相机持续拍照功能被打赏￥12元 | |
| 基于K230DBOX的文本管理器设计被打赏￥14元 | |
| 基于K230DBOX的彩色画板功能实现被打赏￥15元 | |
| 在K230DBOX上实现音乐播放器功能被打赏￥15元 | |
| NXP MCU系列开发板MCULink固件升级方法【VSCode】被打赏￥28元 | |
| 三分钟快速搭建NXP MCU开发环境(VSCode)被打赏￥22元 | |
| 为遥控小车巧添功能被打赏￥26元 | |
| 【S32K3XX】FlexCAN 模块配置使用被打赏￥30元 | |
| 【S32K3XX】FlexCAN RAM 资源分配整理被打赏￥25元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
