事情是这样的。
我QII建立一个EEPWFpgaDIY的工程。
然后再工程中添加了两个Verilog文件，一个是LED一个是数码管。即两个Module
然后，TopLevel是EEPWFpgaDIY，两个独立的模块LED和数码管。
不做任何设置，然后编译。然后报错：
Error (12007): Top-level design entity "EEPWFpgaBoard" is undefined
这个号理解，没有顶层设计。
我的问题是，怎样将建好的两个module加到顶层设计中？
问问题还是论坛发帖，QQ群里边老跑题
 我要赚赏金打赏帖 |
|
|---|---|
| 【FreeRtos】FreeRtos + MPU模块的配置使用被打赏￥32元 | |
| 【分享开发笔记，赚取电动螺丝刀】墨水屏文本显示器被打赏￥25元 | |
| 【STEVAL-STWINKT1B】：结合STMcubeMX软件读取HTS221温湿度被打赏￥22元 | |
| M5PAPERESP32EINKDEVKIT评测|使用MicroPython开发M5Paper被打赏￥15元 | |
| OK1126B-S开发板下以导航按键控制云台/机械臂姿态调整被打赏￥29元 | |
| 【树莓派5】便携热成像仪被打赏￥36元 | |
| 【树莓派5】环境监测仪被打赏￥35元 | |
| OK1126B-S开发板下多时段语音提示型电子时钟被打赏￥27元 | |
| OK1126B-S开发板下函数构建及步进电机驱动控制被打赏￥25元 | |
| 【S32K3XX】LPI2C 参数配置说明被打赏￥20元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
