实验名称:基于CPLD数字时钟设计
实验概要:
完成功能:实时时钟芯片读取时间,按键可设置闹铃值并修改时间值,使用数码管显示时钟,蜂鸣器设置为闹铃,将初始值存放在eepROM里面。开机从里面读取。
学过一段时间的verilog,会编程,使用modelsim仿真,一直想有一块开发板练习。乘此机会,可以提升技能。
谢谢。
打赏帖 | |
---|---|
VOFA+波形显示+JYD-31蓝牙发送和解析不定长数据被打赏10分 | |
宏定义和const关键字定义被打赏5分 | |
【功率监测与控制系统DIY活动成果贴】DIY功率计与LabVIEW数据采集被打赏100分 | |
【Freertos】任务管理被打赏10分 | |
分享博世的两种不同的喷射系统模式被打赏5分 | |
汽车+开路实验与短路实验被打赏10分 | |
多点式电子控制汽油喷射系统知识分享被打赏10分 | |
分享机械控制式汽油喷射系统被打赏5分 | |
【分享开发笔记,赚取电动螺丝刀】解决基于CH341制作无线模块时芯片发热问题被打赏31分 | |
【分享开发笔记,赚取电动螺丝刀】使用STM32F103ZE主控调试RS485通讯的避坑经验被打赏36分 |