实验名称:基于CPLD数字时钟设计
实验概要:
完成功能:实时时钟芯片读取时间,按键可设置闹铃值并修改时间值,使用数码管显示时钟,蜂鸣器设置为闹铃,将初始值存放在eepROM里面。开机从里面读取。
学过一段时间的verilog,会编程,使用modelsim仿真,一直想有一块开发板练习。乘此机会,可以提升技能。
谢谢。
打赏帖 | |
---|---|
rtthread硬件加密--2crc加密分析被打赏10分 | |
【分享开发笔记,赚取电动螺丝刀】mcxa156使用低功耗定时器适配硬件RTC框架被打赏26分 | |
【STM32F769】AI之与本地deepseek对接被打赏50分 | |
Buck电路工作在CCM模式下电感电流的计算公式是什么?被打赏5分 | |
buck电路工作原理被打赏5分 | |
基于MSPM0L1306的MODBUS-RTU协议通讯实验被打赏100分 | |
我想要一部加热台+多合一调试工具被打赏18分 | |
每周了解几个硬件知识+485硬件知识分享被打赏10分 | |
【换取手持示波器】TouchGFX应用移植自定义屏幕被打赏34分 | |
【换取手持数字示波器】树莓派PICO调试器官方固件本地化部署实践被打赏24分 |