实验名称:实现一个FIFO(先进先出存储器)控制器,将一片普通RAM用作FIFO存储器
完成功能:制作一个FIFO(先进先出存储器)控制器,内部有两个独立的地址指针(读地址和写地址),可以允许数据顺序存入和顺序读出,CPLD将向普通RAM发送地址信号和读写控制信号,并向外设提供读写允许信号。
之前在课堂上学过verilog硬件描述语言,想通过贵网站的DIY活动实现这个实验,能熟练掌握CPLD对各种外设、总线的操作。
打赏帖 | |
---|---|
【瑞萨RA2E1开发板】:使用ADC功能实现位移传感器采集方案被打赏20分 | |
【nRF7002DK】基于sht30的温湿度计被打赏20分 | |
【nRF7002DK】日志打印被打赏20分 | |
rtthread硬件加密-5hash加密分析被打赏10分 | |
【STM32F769】SD卡驱动及其调试经验分享被打赏32分 | |
【分享开发笔记,赚取电动螺丝刀】使用看门狗降低系统隐藏bug触发概率被打赏18分 | |
【STM32F769】调试SD驱动,由于其时钟配置不对引起的错误以及排查记录被打赏35分 | |
【分享开发笔记,赚取电动螺丝刀】MCUXpressoConfigTools配置外设时的异常解决被打赏24分 | |
C语言函数宏的三种封装方式被打赏50分 | |
【换取手持示波器】NUCLEO-F429ZI Mongoose移植被打赏30分 |