
让我也来试试
module ADC_Select( input CLK, input Reset_n, output reg F_S_CLK_0, output reg F_S_CLK_SELF ); //if F_S_CLK_0 = 1, ALL ADC has the same CLK from PLL_0; //if F_S_CLk_SELF =1,ADC's CLKs are from different PLL, //forexample PLL1,PLL2,PLL3,PLL4,PLL5,PLL6,PLL7,PLL8 always @ (posedge CLK or negedge Reset_n) if(!Reset_n)begin F_S_CLK_0 <= 1'b1; F_S_CLK_SELF <= 1'b0; end else begin F_S_CLK_0 <= 1'b1; F_S_CLK_SELF <= 1'b0; end endmodule

回复
有奖活动 | |
---|---|
“我踩过的那些坑”主题活动——第002期 | |
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |