如何用VerilogHDL表述器件和逻辑？

院士

2014-04-25 22:02:58 打赏

昨天讲到：VerilogHDL建模就是对器件、连线及其关系的描述。

请问老师一个比较“入门”的问题：如果由一个非门在前和一个与门在后组成的电路，如何用VerilogHDL来描述；再就是如逻辑表达式Y=（A+B）orC,能否也用VerilogHDL来表示？

谢谢。

关键词： FPGA 学习交流提问

菜鸟

2014-04-26 10:23:11 打赏

2楼

assign Y = (A^B) | C;

或者直接例化逻辑门，A、B作为异或输入，输出和C接或门输入，或门输出就是Y。

院士

2014-04-26 21:32:28 打赏

3楼

谢谢回复讲解。

共3条 1/1 1 跳转至页

有奖活动
「破界·共生」——2026蓝牙技术变革与工程实战思辨会
【“龙虾”创意工坊征集令——用XClaw玩出最出乎意料的智能终端】有奖活动~
2026年“我要开发板活动”第三季，开始了！
硬核工程师专属补给计划——填盲盒
“我踩过的那些坑”主题活动——第002期
【EEPW电子工程师创研计划】技术变现通道已开启~
发原创文章【每月瓜分千元赏金凭实力攒钱买好礼~】
【EEPW在线】E起听工程师的声音！

我要赚赏金打赏帖
给28BYJ-48三自由度机械臂加一个网页控制台被打赏￥32元
用28BYJ-48电机从零搭一台三自由度机械臂被打赏￥33元
【英飞凌开发经验】ModusToolbox配置EdgeTalk外设被打赏￥27元
基于BQ76952PFBR的BMS保护板热插拔损坏的原因和处理措施被打赏￥32元
三分钟快速上手搭建nRF Connect SDK开发环境(VSCode)被打赏￥25元
告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元
【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元
【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元
【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元
【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元