如何用VerilogHDL表述器件和逻辑？

院士

2014-04-25 22:02:58 打赏

昨天讲到：VerilogHDL建模就是对器件、连线及其关系的描述。

请问老师一个比较“入门”的问题：如果由一个非门在前和一个与门在后组成的电路，如何用VerilogHDL来描述；再就是如逻辑表达式Y=（A+B）orC,能否也用VerilogHDL来表示？

谢谢。

关键词： FPGA 学习交流提问

菜鸟

2014-04-26 10:23:11 打赏

2楼

assign Y = (A^B) | C;

或者直接例化逻辑门，A、B作为异或输入，输出和C接或门输入，或门输出就是Y。

院士

2014-04-26 21:32:28 打赏

3楼

谢谢回复讲解。

共3条 1/1 1 跳转至页

有奖活动
「破界·共生」——2026蓝牙技术变革与工程实战思辨会
【“龙虾”创意工坊征集令——用XClaw玩出最出乎意料的智能终端】有奖活动~
【福利征集】工程师工作台缺失好物！回帖给我，帮你实现！
2026年“我要开发板活动”第三季，开始了！
硬核工程师专属补给计划——填盲盒
“我踩过的那些坑”主题活动——第002期
【EEPW电子工程师创研计划】技术变现通道已开启~
发原创文章【每月瓜分千元赏金凭实力攒钱买好礼~】

我要赚赏金打赏帖
基于MCP23S17的输入输出功能模块控制被打赏￥20元
【S32K3XX】SPD 软件包使用Link文件修改被打赏￥22元
Switch-Case局部变量定义问题被打赏￥23元
基于米尔TIAM62L开发板的串口通信及应用被打赏￥20元
PCF8574功能模块及其使用被打赏￥20元
传感器LSM6DSO及LIS3MDL的功能检测被打赏￥18元
LPS25HB气压传感器及其检测被打赏￥18元
HTS221温湿度传感器及其检测被打赏￥18元
【S32K3XX】HSE FW 版本更新被打赏￥21元
基于ArduinoUNO开发板的AT24C02读写测试被打赏￥16元