FPGA闲置IO全为高。-电子产品世界论坛

共6条 1/1 1 跳转至页

FPGA闲置IO全为高。

菜鸟

2014-05-11 11:06:54 打赏

最近用一块FPGA开发板发现其输出全为高是怎么回事啊？

关键词： FPGA 输出

院士

2014-05-11 11:13:32 打赏

2楼

等待答案

院士

2014-05-11 11:15:28 打赏

3楼

是不是写了程序在里面啊~~

高工

2014-05-11 11:46:23 打赏

4楼

楼主往里面写程序了吗？

写入的程序正常运行吗？

换一个其他程序，还会这样吗？

菜鸟

2014-05-12 21:44:31 打赏

5楼

估计是程序未分配引脚，软件中将未使用引脚设置上拉了。

菜鸟

2014-05-13 17:06:56 打赏

6楼

FPGA的引脚都可以设置吧

这个可以在软件里改

共6条 1/1 1 跳转至页

打赏帖
DFRobot盖革计数器模块评测–连接ESP32模块调试被打赏45分
玩转“DFRobot盖革计数器模块+BW16模块驱动DFRobot盖革计数器被打赏35分
【换取手持数字示波器】手搓丐版verilog双调排序被打赏35分
【换取手持数字示波器】+51单片机驱动蜂鸣器发声被打赏20分
【换取手持数字示波器】+51单片机测试超声波测距模块被打赏22分
【换取手持数字示波器】+51单片机使用ADS1115实现ADC转换被打赏45分
DFRobot盖革计数器模块评测-基础知识：盖革（G-M）计数器的起源与发展被打赏27分
【换取手持数字示波器】使用MCXN947 I3C接口读取P3T1755DP传感器数据被打赏47分
【换取手持数字示波器】+FPGAVerilog状态机不同写法知识分享被打赏37分
【换取手持数字示波器】+FPGAVerilog态机的基本概念知识分享被打赏35分