- 1 使用Verilog HDL中不能片面的追求代码的整洁和简短,应该要做到对所需要实现的电路的结构,连接有一个很清晰的轮廓,实时体现出代码就是硬件电路!
- 2 多用Case,switch,少用if else 少用for而多用计数器或者寄存器。
- 3 FPGA触发器资源丰富而CPLD的组合逻辑资源丰富。
- 4 行为级仿真激励延时,如: #5 a<4'b0101;这在仿真过程中是有效的,但在实际电路综合时,并无延时作用,这时可以用一个D触发器延时,效果不错。
- 5 数字系统 的结构化要求:a,同一功能复用相关逻辑放在一起;b,每一功能子模块输出使用寄存器;c,按不同优化目标分类(Area和Speed);d,按时序约束要求分类。e,按不同的存储逻辑分类,如RAM,ROM,FIFO
- 6 使用香农扩展,以资源换速度。
共2条
1/1 1 跳转至页
数字系统设计心得
关键词: 设计 心得
共2条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 基于MCP23S17的输入输出功能模块控制被打赏¥20元 | |
| 【S32K3XX】SPD 软件包使用Link文件修改被打赏¥22元 | |
| Switch-Case局部变量定义问题被打赏¥23元 | |
| 基于米尔TIAM62L开发板的串口通信及应用被打赏¥20元 | |
| PCF8574功能模块及其使用被打赏¥20元 | |
| 传感器LSM6DSO及LIS3MDL的功能检测被打赏¥18元 | |
| LPS25HB气压传感器及其检测被打赏¥18元 | |
| HTS221温湿度传感器及其检测被打赏¥18元 | |
| 【S32K3XX】HSE FW 版本更新被打赏¥21元 | |
| 基于ArduinoUNO开发板的AT24C02读写测试被打赏¥16元 | |
我要赚赏金
